随着高带宽内存（HBM）技术竞赛进入白热化阶段，存储芯片巨头正加速向定制化 HBM4E 领域布局。三星电子已显著加大研发投入，预计将在 2026 年年中完成其定制 HBM4E 的设计工作，标志着下一代存储技术正从标准化产品向满足特定客户需求的高性能定制方案转型。

据 The Elec 报道，三星电子的定制 HBM4E 设计计划于 2026 年 5 月至 6 月间完成。这一时间表显示，尽管 HBM4 仍以标准化产品为主，但行业重心正迅速向聚焦定制化的 HBM4E 及未来的 HBM5 转移。与此同时，竞争对手 SK 海力士和美光也在推进类似的时间表，主要内存制造商在下一代技术研发进度上并未拉开显著差距。

为应对日益增长的定制化需求，三星已采取激进策略，不仅分别为标准化和定制化设计设立了专门的 HBM 团队，近期还增聘了 250 名工程师专门服务于定制项目，目标客户涵盖谷歌、Meta 和英伟达等科技巨头。行业普遍预期，HBM4E 将于 2027 年正式投放市场，而 HBM5 预计将在 2029 年面世。

这一战略转向不仅反映了高性能计算市场对差异化硬件需求的激增，也将重塑存储厂商与代工厂的合作模式。随着基础裸片集成的逻辑功能日益复杂，先进制程技术的引入成为关键，主要厂商正通过不同的技术路径和合作伙伴关系，试图在未来的 AI 算力竞赛中占据有利位置。

三星全力押注定制化 HBM

三星电子正在加速推进其 HBM4E 的研发进程。据 The Elec 报道，该公司已进入基础裸片的后端设计阶段。HBM 的整体设计周期通常约为 10 个月，而后端设计阶段约占整个时间表的 60% 至 70%。这一阶段主要涉及物理设计，即在前端寄存器传输级（RTL）逻辑开发完成后，进行电路的布局与连接。一旦该阶段完成，最终的设计数据将被送往代工厂进行流片生产。

基础裸片在 HBM 架构中扮演着核心角色，负责控制堆叠 DRAM 的数据读写操作及错误校正，直接决定了整体性能与稳定性。因此，客户越来越多地要求在基础裸片中集成额外的逻辑功能，从而推动了定制化 HBM 的需求。

在制程工艺方面，三星正寻求更大的技术跨越。据 ZDNet 报道，三星今年商用的 HBM4 逻辑裸片采用了 4nm 工艺，而针对定制化 HBM，该公司计划进一步采用 2nm 节点，以实现更高的性能突破。

SK 海力士与美光倚重台积电生态

在三星推进自研的同时，SK 海力士和美光则通过深化与台积电的合作来应对定制化挑战。The Elec 援引行业内部人士消息称，SK 海力士和美光预计将在与三星相近的时间节点完成各自的定制 HBM4E 开发，三家主要厂商目前的研发进度基本持平。

据 ZDNet 报道，SK 海力士正与 TSMC 紧密合作开发下一代 HBM 基础裸片及其他先进产品，并与 SanDisk 合作推动高带宽闪存（HBF）的国际标准化。在工艺选择上，韩国金融时报指出，SK 海力士将针对主流服务器基础裸片采用 TSMC 的 12nm 工艺，而针对英伟达旗舰 GPU 和谷歌 TPU 等高端设计，则将升级至 3nm 工艺。

美光方面，据 Tom ’ s Hardware 此前报道，该公司已委托 TSMC 制造其 HBM4E 的基础逻辑裸片，目标是在 2027 年实现生产。然而，媒体指出，美光为控制成本仍坚持使用现有的 DRAM 工艺，这被视为在定制 HBM 竞赛中的结构性劣势。尽管美光已开始探索 TSMC 的工艺用于 HBM4E，但行业观察人士普遍认为，其在这一领域的步伐可能落后于三星和 SK 海力士。