JEDEC 固态存储协会与开放计算项目（Open Compute Project，简称 OCP）宣布，推动开放芯片创新，推出新的 Chiplet 设计套件，可与当今的 EDA 工具一起使用，涵盖   OCP Open Chiplet Economy 项目合作开发的组装、基板、材料和测试部分。

这些成果建立在 JEDEC 和 OCP 早期共同努力之上，将 OCP 小芯片数据可扩展标记语言（CDXML）规范集成到 JEDEC 的相关标准里，使 Chiplet 制造商能够以电子方式向其客户提供标准化的 Chiplet 零件描述，为使用 Chiplet 实现自动化系统级封装（SiP）设计和制造铺平了道路。

组装和基板设计套件通过为关键设计元素（包括几何、层、互连和组装工艺）定义标准化规则格式和公差，实现异构小芯片的高效集成。

Material Design Kit 提供了一个全面的框架，用于定义、评估和验证 SiP 所需的材料属性和设计参数。其侧重于基板、中介层、再分布层和 3D 集成技术等关键元素。该套件强调材料特性（比如介电常数、导热系数和机械强度）对优化性能、可靠性和成本效益的重要性。

测试设计套件在 JEDEC 中进行了标准化，支持对 SiP 进行规划、设计和制造，特别强调可测试性，实现 Chiplet 集成测试过程的标准化，重点是测试元件的标准定义、测试流程要求和仅测试元件的定义，以及对先进制造测试的支持。

借助 JEDEC 与 OCP 之间的联盟，这些设计工具包现已成为 JEDEC JEP30: Part Model Guidelines 的一部分。