去年在德国柏林举行的 IFA 2024 上，AMD 高级副总裁、计算与图形事业部总经理 Jack Huynh 确认，未来将把面向消费端的 RDNA 和面向数据中心的 CDNA 架构统一为 UDNA 架构。AMD 通过简化架构，让开发人员只需要专注于一个系统，以更好地应对英伟达的 CUDA 生态系统。

近日有网友透露，AMD 下一代 GPU 将有四种核心配置，覆盖高端到入门市场。其中顶级型号将配备多达 96 个 CU，分为 8 个着色器阵列，位宽为 512-bit，UMC 模块（显存控制器）共有 16 个，搭配的应该是 GDDR7。

AT0 - 8 个着色器阵列 / 16 个着色引擎（每组着色器阵列有 2 个着色引擎）/ 96 个 CU（每个着色引擎有 6 个 CU）/ 位宽 512-bit（16 个 32-bit 显存控制器）/ Infinity Cache 最多为 128MB

AT2 - 4 个着色器阵列 / 8 个着色引擎（每组着色器阵列有 2 个着色引擎）/ 40 个 CU（每个着色引擎有 6 个 CU）/ 位宽 192-bit（6 个 32-bit 显存控制器）/ Infinity Cache 预计为 48MB

AT3 - 2 个着色器阵列 / 4 个着色引擎（每组着色器阵列有 2 个着色引擎）/ 24 个 CU（每个着色引擎有 6 个 CU）/ 位宽 128 或 256-bit（8 个 16 或 32-bit 显存控制器）/ Infinity Cache 可能是 32MB

AT4 - 1 个着色器阵列 / 2 个着色引擎（每组着色器阵列有 2 个着色引擎）/ 12 个 CU（每个着色引擎有 6 个 CU）/ 位宽 64 或 128-bit（4 个 16 或 32-bit 显存控制器）/ Infinity Cache 可能是 16MB

AMD 在最近的 Hot Chips 2025 上，暗示 UDNA 架构可能采用模块化的设计，以提供更为灵活的配置方案。

从提供的配置图来看，AT3 的显存控制器数量甚至比高一级的 AT2 还要多，如果每个显存控制器的位宽均为 32-bit 的情况下，那么 AT3 总位宽比 AT2 还要大。近日有传言称，AT3 和 AT4 将引入 LPDDR6/5X， 取代 GDDR 作为显存，推测可能与这个改动有关。