快科技 9 月 1 日消息，日本 Rapidus 正推进其 2nm 工艺，有报道首次披露了该节点的逻辑密度，据称与台积电的 N2 相当。

据透露，Rapidus 的 2HP 工艺节点的逻辑密度达到了 237.31 百万晶体管 / 平方毫米（MTr/mm ²），与台积电 N2 工艺的 236.17 MTr/mm ² 相当。

这一数据表明，Rapidus 的 2HP 工艺在逻辑密度上与台积电的 N2 工艺处于同一水平线，甚至在某些方面更具优势。

相比之下，英特尔的 18A 工艺的逻辑密度为 184.21 MTr/mm ²，明显低于 Rapidus 和台积电的水平。

Rapidus 的 2HP 工艺采用了高密度（HD）单元库，单元高度为 138 单位，基于 G45 间距，这种设计旨在实现最大逻辑密度。

而英特尔更注重性能 / 功耗比，因此更高的密度并非其主要目标，特别是 18A 工艺主要用于内部使用。

此外，Rapidus 采用了单片前端处理技术，可专注于对有限生产量进行调整，并将改进成果扩展到最终产品中，Rapidus 计划在 2026 年第一季度向客户提供其 2nm 工艺设计套件。