华为紫金财经 5 月 25 日消息 在上海举办的 2026 国际电路与系统研讨会上，华为公司董事、半导体业务部总裁何庭波发表《半导体新路径探索与实践》主旨演讲，正式发布 " 韬 ( τ ) 定律 "（Tau Scaling Law），提出以 " 时间缩微 " 替代 " 几何缩微 " 作为半导体与电子系统演进的新指导原则。这是中国企业在全球半导体领域首次提出指导产业发展的新原则，引发业界广泛关注。

过去半个世纪，摩尔定律依靠不断缩小晶体管尺寸（几何缩微）推动性能提升，但如今已逼近物理极限，且先进制程成本急剧攀升。华为提出的韬定律将演进重心从空间维度转向时间维度，以系统性降低电路时间常数 τ（压缩信号传播时延）为目标，通过逻辑折叠（LogicFolding）技术突破传统平面布局边界，配合器件层寄生参数优化、芯片层软硬芯全栈协同设计，以及系统层互联协议重构，在相同制程下实现晶体管密度与系统性能的阶跃式提升。

何庭波透露，过去六年华为已基于该理念设计并量产 381 款芯片，覆盖手机与 AI 计算领域。将于 2026 年秋季发布的 " 麒麟 2026" 手机芯片将首次完整商用逻辑折叠技术，由单层逻辑布局扩展至双层，实现性能大幅跃升，打破此前麒麟 9030 系列面临的性能 " 饱和区 "。

华为预计，到 2031 年，基于韬定律的高端芯片晶体管密度可达到等效 1.4nm 制程的同等水平。

韬定律的意义在于为国产半导体探索出一条不完全依赖 EUV 极紫外光刻机的可持续演进路径，通过架构与系统创新换取性能增量，有望重塑先进封装、EDA 工具及国产晶圆代工的价值认知。

何庭波在会上表示：未来一定属于开放合作。在韬定律的路径下，我们期待与全球科学家、工程师和产业伙伴紧密合作，共同推动半导体与电子产业持续发展。

换道超车预期：" 时间缩微 "+ 逻辑折叠技术可在不依赖最先进 EUV 光刻节点的情况下，通过架构 / 系统协同优化逼近 1.4nm 等效性能（2031 年目标），减轻 " 制程焦虑 "，利好国产芯片设计、EDA 工具、先进封装（3D 堆叠 / 异构集成）全产业链价值重估。

重大意义：中国首次在全球半导体领域提出产业发展指导新原则，具标志性意义，触发主题性资金快速涌入半导体自主可控方向。