英伟达正对其下一代 AI 加速器平台的内存架构进行重大调整，涉及堆叠规格降级与带宽指标下修两条并行主线，折射出高带宽内存供应链的深层压力与成本优化逻辑。

据 ZDNet 报道，三星和 SK 海力士正准备于 2027 年第二季度向英伟达 Rubin Ultra 供应 8 层 HBM4，此举意味着原定采用 12 层 HBM4E 的方案或将生变。与此同时，据 Wccftech 报道，英伟达早在去年 9 月便已悄然下调 Vera Rubin 平台的 HBM4 带宽规格——每颗 Rubin GPU 的带宽削减约 13%，HGX Rubin NVL8 系统层面降幅则高达 26%。

上述调整对 HBM 供应商及 GPU 产业链均具直接影响。带宽门槛下调意味着更多 HBM4 产品有望通过英伟达资质认证，潜在供货来源扩大；而 8 层配置的引入则将降低每组 HBM 堆栈的成本与物料清单负担，在 HBM 供应持续偏紧的背景下，有望缓解产能瓶颈。

Rubin Ultra 舍弃 12 层方案，转向 8 层 HBM4 混配

据 ZDNet 报道，8 层 HBM4 原本并不在英伟达的规划之列，但随着公司重新审视 Rubin Ultra 的内存配置，相关讨论在 2026 年第三季度逐渐升温。报道指出，Rubin Ultra 原计划依赖 12 层 HBM4E，但最终产品可能转而采用 8 层 HBM4 与 HBM4E 的混合方案，以缓解 12 层堆叠因热管理挑战和良率偏低所带来的供应制约。

ZDNet 援引知情人士消息称，英伟达预计将视机架配置不同，在基于 Rubin Ultra 的 NVL 机架级系统中同时部署 8 层 HBM4 和 8 层 HBM4E。值得注意的是，尽管三星和 SK 海力士均已完成英伟达对 12 层 HBM4 的资质认证，其 8 层产品仍需单独通过认证流程。

TrendForce 分析指出，与 12 层 HBM 模组相比，8 层配置所使用的 DRAM 芯片数量更少，可同时降低每组堆叠成本及 GPU 整体物料清单成本，并能以相同的 HBM 位输出支撑更多 GPU。鉴于 HBM 供应持续偏紧，8 层方案预计将成为 2027 年众多 GPU 及 ASIC 厂商的优先评估选项。

ZDNet 报道还显示，12 层 HBM4 虽仍是 2026 年的主流配置，但 8 层 HBM4 的采用率预计将从 2027 年中期起大幅攀升。此趋势或不止于英伟达—— Economy Tribune 援引大信证券分析称，Anthropic 自研 AI 芯片亦可能采用 8 层 HBM4，三星或将同时承接该项目的晶圆代工与内存供货。

带宽指标静默下修，合格供应商范围有望扩大

在带宽规格调整方面，据 Wccftech 报道，英伟达官方规格页面存档于 9 月 1 日的版本显示，Vera Rubin NVL72 系统配备 20.7 TB HBM4 容量及 1580 TB/s 带宽，Vera Rubin 超级芯片单芯容量为 576 GB、带宽 44 TB/s，每颗 Rubin GPU 对应 288 GB 及 22 TB/s。

此后英伟达悄然下调规格：每颗 GPU 的 HBM4 带宽从 22 TB/s 降至 19.2 TB/s，NVLink 6 吞吐量则从 3.6 TB/s 降至 3 TB/s，降幅分别约为 13% 和 17%。据 IT Home 报道，Vera CPU 的内存规格亦从固定的每芯片 1.5 TB LPDDR5X 调整为 " 最高 1.5 TB"。

Economy Tribune 指出，目前三大内存厂商均已披露 HBM4 性能数据：三星和 SK 海力士的 HBM4 数据传输速率为每引脚 11.7 Gbps（三星最高可达 13 Gbps），美光则超过 11 Gbps，对应每组 HBM4 堆叠带宽分别约为 3.0 TB/s（三星、SK 海力士）和逾 2.8 TB/s（美光）。

以每颗 Rubin GPU 集成 8 组 36 GB HBM4 堆叠计算，达到原定 22 TB/s 带宽需每引脚约 10.7 Gbps，而修订后 19.2 TB/s 目标对应的引脚速率约为 9.4 Gbps。Economy Tribune 分析称，从理论上看，各内存厂商已披露的性能数据足以满足英伟达原始目标；IT Home 则进一步指出，降低带宽要求后，更多 HBM4 产品有望获得 Rubin GPU 资质认证，整体产出有望随之提升。