一个协作团队在美国晶圆代工厂制造出了第一颗单片 3D 芯片，实现了最密集的 3D 芯片布线和数量级的速度提升。

日前，斯坦福大学、卡内基梅隆大学、宾夕法尼亚大学和麻省理工学院的工程师与美国最大的纯半导体代工厂 Skywater 合作，开发了一种新型多层计算机芯片，其架构可能有助于开启人工智能硬件和国内半导体创新的新时代。

与目前大多扁平的二维芯片不同，这款新型原型芯片的关键超薄组件如同摩天大楼的楼层般层层向上延伸，垂直布线如同众多高速电梯，实现了快速、海量的数据传输。其创纪录的垂直连接密度以及精心交织的存储和计算单元，帮助芯片突破了长期以来阻碍扁平设计改进的瓶颈。在硬件测试和仿真中，这款新型三维芯片的性能比二维芯片高出约一个数量级。

虽然学术实验室此前也曾制造过实验性的 3D 芯片，但这是此类芯片首次展现出明显的性能提升，并在商业代工厂实现量产。" 这开启了芯片生产和创新的新时代，" 斯坦福大学电气工程系威廉 · E · 艾尔讲席教授兼计算机科学教授苏巴希什 · 米特拉（Subhasish Mitra）说道。他是描述该芯片的一篇新论文的主要研究者，该论文在 12 月 6 日至 10 日于旧金山举行的第 71 届 IEEE 国际电子器件年会（IEDM 2025）上发表。" 正是像这样的突破，才能让我们实现未来人工智能系统所需的 1000 倍硬件性能提升。"

平面芯片面临的挑战

像 ChatGPT 和 Claude 这样的现代人工智能模型必须在存储信息的内存和处理信息的计算单元之间来回传输海量数据。

在传统的二维芯片上，各个组件排列在一个扁平的表面上，内存有限且分布分散，因此数据必须沿着几条漫长而拥挤的路径传输。由于计算单元的运行速度远超数据传输速度，而且芯片无法在附近存储足够的内存，系统最终会不断地等待信息。工程师们将这种瓶颈称为 " 内存墙 "，即处理速度超过芯片数据传输能力的临界点。

几十年来，芯片制造商一直通过缩小晶体管（芯片上执行计算和存储数据的微型开关）的尺寸，并在每个芯片上集成更多晶体管来解决内存瓶颈问题。但这种策略也正接近物理极限，研究人员称之为 " 小型化瓶颈 "。

这种新型芯片通过垂直向上延伸的方式突破了这些限制。" 通过垂直整合内存和计算，我们可以更快地传输更多信息，就像高层建筑中的电梯可以让许多居民同时在楼层之间穿梭一样，" 卡内基梅隆大学电气与计算机工程系助理教授、论文资深作者塔塔加塔 · 斯里马尼（Tathagata Srimani）说道。他最初是在米特拉（Mitra）的指导下担任博士后研究员时开始这项研究的。

" 内存瓶颈和小型化瓶颈构成了一个致命的组合，" 宾夕法尼亚大学电气与系统工程系助理教授、该研究的合著者罗伯特 · M · 拉德韦说。" 我们正面迎击，将内存和逻辑紧密集成，然后以极高的密度向上构建。这就像计算机领域的曼哈顿——我们可以在更小的空间里容纳更多的人。"

新型 3D 芯片是如何制造的

迄今为止，大多数 3D 芯片的尝试都依赖于堆叠独立的芯片。这种方法虽然可行，但层间连接粗糙、稀疏，且容易出现瓶颈。

研究团队并没有采用先制造多个芯片再进行熔合的传统方法，而是采用连续工艺，将每一层直接叠加在前一层之上。这种 " 单片式 " 工艺使用的温度足够低，不会损坏下方的电路，从而使研究人员能够更紧密地堆叠元件，并实现更高密度的连接。

更值得注意的是，整个过程完全在一家国内商业硅晶圆厂完成。" 将前沿的学术概念转化为商业晶圆厂能够生产的产品是一项巨大的挑战，" 论文合著者、SkyWater Technology 公司技术开发运营副总裁马克 · 尼尔森表示，" 这表明，这些先进的架构不仅在实验室中可行，而且可以在国内大规模生产，而这正是美国保持半导体创新领先地位所需要的。"

芯片的性能和潜力

早期硬件测试表明，该原型芯片的性能已经比同类二维芯片高出约四倍。对更高、未来版本（具有更多堆叠的内存和计算层）的模拟表明，性能提升将更加显著。采用更多层级的设计在实际人工智能工作负载（包括源自 Meta 开源 LLaMA 模型的工作负载）上实现了高达 12 倍的性能提升。

最引人注目的是，研究人员表示，该设计为将能量延迟积 ( EDP ) 提升 100 到 1000 倍开辟了切实可行的途径，EDP 是平衡速度和能效的关键指标。通过大幅缩短数据传输距离并增加更多垂直路径，该芯片可以同时实现更高的吞吐量和更低的单次操作能耗，而这对于传统的扁平化架构而言，长期以来都被认为是难以企及的。

研究人员强调，这项研究的长期意义远不止于性能方面。他们表示，通过证明单片 3D 芯片可以在美国本土制造，这项工作为美国国内硬件创新新时代奠定了蓝图，在这个新时代，美国将能够设计和制造最先进的芯片。

正如上世纪 80 年代集成电路革命是由在美国实验室学习芯片设计和制造的学生推动的一样，研究人员表示，向垂直单片 3D 集成的转变将需要新一代精通这些技术的工程师。通过合作和资金支持，学生和研究人员正在接受培训，以推动美国半导体创新。

斯坦福大学工程学院威拉德 · R · 贝尔和伊内兹 · 克尔 · 贝尔讲席教授、西北人工智能中心首席研究员黄鸿升表示：" 这类突破当然关乎性能，但也关乎能力。如果我们能够制造出先进的 3D 芯片，我们就能更快地创新、更快地响应，并塑造人工智能硬件的未来。"