目前全球每天产生的数据量是非常庞大的，通过 HDD 和 SSD 存储在大容量的服务器和数据中心里，不过 SSD 在读 / 写速度、能耗和设备尺寸上都优于 HDD，使得 SSD 正逐步取代 HDD。SSD 单位成本的扩展，其中一个原因归功于在存储单元上堆叠更多的层数。

据 Xtech Nikkei报道，铠侠首席技术官 Hidefumi Miyajima 在东京城市大学举行的第 71 届应用物理学会春季会议上表示，计划到 2031 年开始批量生产超过 1000 层的 3D NAND 闪存芯片。

增加 3D NAND 器件中有源层的数量是目前提高闪存记录密度的最佳方法，因此所有 3D NAND 闪存制造商每 1.5 至 2 年就通过新的制程工艺节点来实现这一目标。不过每个新的制程工艺节点都会有一些挑战，由于 3D NAND 闪存需要在存储单元上堆叠更多层数，那么也要在横向和纵向上缩小存储单元，其中会采用新的材料，对于厂商研发上会有一定的难度。

目前铠侠最好的是去年推出的第 8 代 BiCS 3D NAND 闪存，为 218 层。为此铠侠和西部数据还开发了 CBA（CMOS directly Bonded to Array）技术，将每个 CMOS 晶圆和单元阵列晶圆都是在其最优状态下单独制造的，然后粘合在一起，以提供增强的位密度和快速的 NAND I/O 接口速度。通过创新的横向收缩技术，将位密度提高了 50% 以上，NAND I/O 接口速度超过了 3.2Gb/s，比上一代产品提高了 60%。

铠侠应该会沿用目前的工艺技术路线，开发 1000 层的 3D NAND 闪存芯片。