AMD 今年将带来全新的 Zen 5 系列架构，推出 Ryzen 9000 系列产品。其中代号 Strix Point 的 APU 采用了混合架构设计，去年已经有 ES 芯片出现在基准测试的数据库里，上个月还出现在 AMD 的发货清单上。

据 Wccftech 报道，近日 Strix Point 再次现身，出现在 Geekbench 基准测试里。信息显示其属于 Strix Point ( 1 ) 芯片，拥有 12 核心 24 线程，L1 指令缓存为 32KB，L1 数据缓存为 48KB，L2 缓存为 12MB（每核心对应 1MB），L3 缓存为 24MB（系统只显示了 Zen 5 内核对应的 16MB），TDP 为 28W，属于专为移动设备设计的 FP8 平台。相比于 Zen 4 架构内核，L1 数据缓存的容量提升了 50%。

日志文件提示 APU 的核心频率为 1.4 GHz，应该也是早期做测试的 ES 版本。在单核基准测试里，这块 Strix Point ES 芯片的成绩为 1217 分，多核基准测试里则是 8016 分。虽然核心频率不高，但是成绩不错，特别是多核基准测试的表现。

根据之前流传的信息，Strix Point 会有两种设计：一种是普通的单芯片设计，为 Strix Point ( 1 ) 芯片，CPU 部分为 4 × Zen 5+8 × Zen 5c 的配置，GPU 部分的 CU 数量将增加至 16 个，基于 RDNA 3.5/3+ 架构的 CU，集成 XDNA 2 架构 "Ryzen AI" 引擎；另外一种可能被称为 "Strix Point Halo"，或者也称为 "Strix Halo" 或者 "Sarlak"，是一款高端 APU，采用了 chiplet 设计，为 Strix Point ( 2 ) 芯片，CPU 部分最多拥有 16 核心，CU 数量增至 40 个。

前一段时间有内部人士提供了 Strix Point ( 1 ) 芯片的在 3DMark Time Spy 里的成绩，显示可以提供与入门级独立显卡相当的图形性能。