IT 之家 4 月 1 日消息，日本芯片制造商 Rapidus 今日表示，该企业计划在本月内基于已安装的前端设备启动中试线，实现 EUV 机台的启用并继续引入其它设备，推进 2nm GAA 先进制程技术的开发。

Rapidus 将在本财年（结束于明年三月底）内向先行客户发布 2nm 节点的 PDK（制程设计套件），为 2027 财年的中试线完成建设、测试芯片验证乃至最终量产做好准备。

而在先进封装方面，该企业计划启动中试线项目，进一步开发所需的 RDL 重布线层、3D 封装技术、KGD（IT 之家注：Known Good Die，已知良品裸晶）筛选技术，并为客户构建封装组装设计套件 ADK。

▲ Rapidus IIM 晶圆厂，摄于 3 月 27 日

日本经济产业省当地时间昨日批准了对 Rapidus 的 2025 财年资助计划，前端与后端工艺各分得至高 6755 亿日元和 1270 亿日元，合计 8025 亿日元（现汇率约合 389.32 亿元人民币），多年累计则达到了 1.7225 万亿日元。