近年来，台积电（TSMC）除了积极投资先进制程节点，以保证竞争优势外，还逐步加大了在封装技术方面的投入力度，以满足新一代人工智能（AI）和高性能计算（HPC）芯片的需求。其中准备了新一代 CoPoS（Chip-on-Panel-on-Substrate）封装技术，可以将基板扩展到 310 × 310 mm 甚至更大尺寸。

据 DigiTimes报道，台积电正在准备改变先进封装战略，将 CoWoS" 面板化 "，与扇出型面板级封装（FOPLP）技术整合，过渡到 CoPoS 封装技术。未来将采用方形基板，取代过去的圆型基板，这么做可以有效提升产能。

台积电计划最早于 2026 年建立首条 oPoS 封装生产线，进行试点生产，负责的工厂是中国台湾嘉义 AP7 的 P4 和 P5，最快 2028 年末至 2029 年上半年量产，预计未来 CoPoS 将取代 CoWoS-L。台积电已经大致敲定了首批设备的供应厂商，确立相关规格与订单量。

与 FOPLP 一样，CoPoS 也采用大型面板基板进行封装，不过两者存在一些差异。FOPLP 是一种不需要中介层的封装方法，芯片直接重新分布在面板基板上，并通过重分布层（RDL）互连。这种方法具有成本低、I/O 密度高、外形尺寸灵活等优势，适用于边缘 AI、移动设备和集成密度适中的中端 ASIC 等应用。CoPoS 则引入了中介层，从而有着更高的信号完整性和稳定的功率传输，对于集成 GPU 和 HBM 芯片的高端产品来说效果更好。同时中介层材料正从传统的硅变为玻璃，将提供更高的成本效益和热稳定性。