自 1965 年戈登 · 摩尔的预言提出至今，60 年来摩尔定律成为集成电路行业进步的圭臬，持续推动集成电路行业创新，让世界迎来深刻变革。

如今，随着生成式 AI 技术爆发，正加速行业从 " 芯片无处不在 " 迈向 "AI 芯片无处不在 "，全球半导体行业随之迎来新的发展浪潮，持续释放未来潜力。据预测，到 2030 年全球半导体销售额将突破 1 万亿美元。其中数据中心与边缘 AI 需求增长尤为显著，将占据约 40% 的市场份额，高性能计算领域的增量空间成为行业增长的重要引擎。

但机遇背后，挑战也随之而来。

当前 AI 算力需求增速已远超摩尔定律的发展节奏：AI 大模型参数呈指数级增长，仅靠芯片晶体管数量 / 计算能力每 2 年翻倍的速度，已无法满足 AI 大模型训练的算力需求；与此同时，芯片能效提升速度已放缓至每两年仅提升约 40%。若延续当前趋势，到 2035 年训练一个前沿 AI 模型所需的电力或将消耗全球总发电量。

数据来源：斯坦福大学黄汉森

（H.S. Philip Wong）教授等人整理分享

图源：ASML

算力与功耗的供需缺口，成为 AI 时代下半导体行业亟待突破的关键课题。

应对 AI 时代挑战，

ASML 赋能创新突破

面对日益严峻的算力与能效挑战，AI 的持续发展亟需在模型效率、芯片技术以及设备与工艺等多维度实现协同创新，推动行业在四大关键领域谋求突破：

高效的 AI 模型：以更少计算资源训练更多参数的模型；

面向 AI 的高效芯片设计与架构：根据特定的 AI 需求，推动集成电路系统中的能效提升；

高效芯片技术：芯片晶体管微缩和能源优化

更高效的集成电路生产设备和工艺

在这一创新体系中，光刻技术作为芯片制造的核心环节，其进步对降低单位算力成本与能耗至关重要。

作为半导体制造的核心设备供应商，ASML 凭借其全景光刻解决方案系统性地优化光刻工艺中的各项核心指标——包括良率、分辨率、精度与产能，致力于降低设备在整个生命周期内的使用成本与环境足迹。

整体而言，ASML 的全景光刻技术正成为推动芯片技术与工艺改进的核心力量。作为芯片制造突破的关键环节，以全流程的效率提升与性能保障，为 AI 时代的半导体创新提供坚实底座。

在本届进博会期间，ASML 以 " 积纳米之微，成大千世界 " 为主题，重点展示了其面向主流芯片市场的全景光刻解决方案，融合光刻机、计算光刻和电子束量测与检测技术。通过数字化、交互式形式呈现这些技术如何协同推动 AI 时代下摩尔定律的持续演进。

ASML 中国区总裁沈波指出，通过 2D 微缩持续缩小晶体管尺寸、提升晶体管密度与能效，以及借助 3D 集成进行堆叠和封装，突破平面极限，是芯片行业在技术领域寻求创新突破的两大核心路线。ASML 依托集光刻机、计算光刻和光学、电子束量测与检测技术于一体的全景光刻解决方案，致力于提升性能与能效，以更低能耗和成本实现更高良率。

推动 2D 微缩，

EUV 加速先进制程落地

其中，为应对 AI 对芯片算力和能效的极致要求，全球半导体制造商正持续推动芯片尺寸微缩，以在单位面积内集成更多晶体管。从 IMEC 公布的技术路线图来看，先进制程正朝着更小的金属间距与节点尺寸稳步演进。

图源：IMEC

能看到，未来 15 年，芯片制程将从 3nm、2nm 向 A14、A10 以及更先进的埃米节点演进，芯片架构也将沿着 FinFET、NanoSheet、CFET 到 2DFET 的方向持续迭代，以及金属间距、互联架构和供电方式等创新技术随之快速发展。

在这一进程中，极紫外（EUV）光刻系统作为实现芯片微缩的关键工具，已成为多数逻辑与存储芯片的光刻技术标准。

同时，ASML 还在通过持续的光学创新与光刻系统升级，推动 EUV 技术从 0.33 NA 向 0.55 NA 高数值孔径乃至未来 0.75 NA 不断演进，逐步拓宽技术应用窗口。High-NA EUV 不仅能显著提升成像分辨率和对比度，更能将原先需要多重曝光的复杂层次转为单次曝光完成，从而大幅简化工艺流程。

ASML 通过 EUV 的可扩展性与技术迭代，不仅能帮助客户实现从 " 多曝光 " 到 " 单曝光 " 的效率跨越，更在分辨率、生产率、成本控制上形成协同优势，最终为客户带来良率提升、周期缩短、综合成本下降等多重价值。

换言之，EUV 技术正为行业构建起一条兼顾性能、效率与可持续性的清晰路径，持续支撑半导体行业向更小节点、更高性能迈进，助力 ASML 在 AI 时代保持领先竞争力。

DUV，光刻领域的 " 中流砥柱 "

然而，值得注意的是，尽管 EUV 在芯片制造中备受关注，但在整个光刻体系中，成熟的深紫外（DUV）光刻才是真正的主力。当前业界绝大多数的光刻任务，依然由 i-line、KrF、ArF、ArFi 等 DUV 光刻技术完成。

ASML 在 DUV 领域的技术积累同样深厚，其 DUV 设备通过持续创新，在生产力、套刻精度与工艺适应性上形成显著优势，成为支撑光刻效率与质量的核心力量。以本届进博会上展示的 TWINSCAN NXT:870B 光刻系统为例，在升级的光学器件和最新一代磁悬浮平台的支持下，NXT:870B 可将晶圆吞吐量提升至≥ 400 wph 的新高度，并通过多方面技术优化实现性能突破，为键合后的套刻和阶梯式工艺提供强大的校正能力。

此外，ASML 的 DUV 设备在稳定性与长期可用性上也展现出硬实力。例如，在 DUV 平台中创新性引入钻石涂层，能够有效减少设备磨损并延长使用寿命，大幅降低设备停机校准时间与维护成本，显著提升产线可用性。

在精度控制与工艺适应性上，ASML DUV 设备的校正能力也尤为突出。针对晶圆键合前后的形变难题，通过大规模计量技术捕捉晶圆形变特征，再借助光刻机曝光补偿实现局部图案调整，能够将键合后套刻误差从 50nm 量级成功降至 5nm 以下，部分场景下甚至能降至 2.5nm 以内，完美适配晶圆 - 晶圆（W-W）、晶圆 - 芯片（D-W）混合键合的工艺需求，为芯片集成路径提供重要支持。

能看到，ASML 通过持续创新，确保其 DUV 光刻设备在生产力与工艺控制能力上保持领先。从成熟工艺到封装键合，ASML 的 DUV 光刻设备以 " 高效、精准、可靠 " 的核心优势，为 AI 时代半导体芯片的规模化、高质量生产提供坚实支撑。

先进封装崛起：

ASML 携 XT:260 光刻机满足客户需求

另一边，在 AI 芯片强劲需求的推动下，以台积电 CoWoS 为代表的先进封装技术正迅速崛起，成为延续算力增长的关键路径。

图源：TSMC

在这一技术演进过程中，随着芯片集成度的不断提升，CoWoS 中介层尺寸持续扩大，从早期 1 倍掩模版逐步升级至 3.3 倍、5.5 倍，未来更将迈向 9.5 倍掩模版规格。对此，如何在更大尺寸的掩模版上实现高精度、高效率的图形化制备，成为支撑 CoWoS 等先进封装路线落地的核心问题。

面对行业新挑战，ASML 在最新第三季度财报上披露的 TWINSCAN XT:260 光刻系统精准切入需求痛点，为先进封装领域提供支持。

据介绍，XT:260 i-line 光刻机是 ASML 首款可服务于先进封装领域的光刻机，基于其独有的双工作台技术，通过光学系统的创新，XT:260 具有大视场曝光，相较于现有机型可提升 4 倍生产效率，能够有效提升先进封装的效率、性能和良率，并降低单片晶圆成本。除先进封装外，TWINSCAN XT:260 还可支持主流市场的其他广泛应用，该系统已于今年三季度实现了商业发货。

从技术价值来看，XT:260 延续了 ASML DUV 技术高效适配场景需求的核心优势。与 EUV 技术、其他 DUV 设备形成协同，共同构建起 ASML 覆盖 " 芯片制造 - 封装集成 " 全流程的光刻解决方案，为 AI 时代半导体产业链的创新提供更全面的技术支撑。

ASML 全景光刻 " 铁三角 "，

构建良率保障闭环

上文提到，在驱动半导体行业向 2D 微缩与 3D 集成迈进的过程中，ASML 的价值远不止于提供 EUV 与 DUV 光刻机台，其核心的竞争力更在于构建了覆盖 " 光刻机台、计算光刻、电子束量测与检测 " 三大支柱的全景光刻（Holistic Lithography）技术体系。

这一 " 铁三角 " 协同的解决方案，正助力全球范围内芯片制造客户在更小尺寸、更高性能、更智能化的芯片制造中突破瓶颈，实现更高的良率、产能与经济效益。这一全链条协同思路成为 ASML 应对 AI 时代挑战的重要方案。

其中，作为 " 铁三角 " 的核心技术支撑之一，ASML 的计算光刻技术通过先进的仿真与优化手段，能够预测、校正、优化和验证光刻技术的成像性能，实现更精确的图形成像和更好的芯片生产良率。

和计算光刻一样，量测与检测也是 ASML 为保证芯片良率而做的投入之一，即通过光学或电子束手段对曝光后的晶圆进行成像检查和反馈，及时纠错 / 调整光刻工艺实时提升精度与良率，帮助模型进一步优化，为后续的制程开发做好准备。

随着芯片结构日趋立体与复杂，传统光学检测已难以捕捉 10nm 以下的微小物理缺陷，ASML 的电子束量检测技术成为有效解决方案，发挥着不可替代的作用。

同时，针对 3D 架构芯片中日益复杂的埋藏缺陷与电学缺陷，电子束电压对比度（VC）检测技术从 NAND 领域逐步拓展至 DRAM 与逻辑芯片，通过电压信号差异识别埋层结构异常，满足 3D 集成对全维度缺陷监控的需求。

在电子束量测与检测设备方面，ASML 也在持续不断推进创新。eScan 1100 作为 ASML 首款实现在线缺陷检测（涵盖物理缺陷和电性缺陷）的 25 束电子束检测系统，其晶圆量测吞吐量提升至传统单束系统的 10 倍以上。

该设备在逻辑与 DRAM 层上的面积吞吐量优势显著，可实现单位时间内扫描更多区域，这意味着能捕捉更多缺陷特征，为客户在从研发到量产爬坡中提供及时监控和反馈，加速良率的提升。

据悉，eScan 1100 主要用于电压对比度检测。未来，ASML 计划将电子束数量扩展至 2700 束，进一步释放量测环节的效率和良率潜力，为未来更严苛的制程节点做好准备。

综合来看，这些技术共同构成了 ASML 赋能芯片制造与集成的核心能力。光刻系统持续推动 2D 微缩，同时赋能先进封装与 3D 集成；计算光刻突破光学物理极限，智能优化成像；电子束、光学量测与检测是保障芯片质量的关键技术。

与此同时，ASML 的全景光刻解决方案还为 3D 集成的核心键合工艺提供坚实支持，帮助减少晶圆形变所导致的对准误差、保障芯片精准堆叠，并实现更短、更快的互联，以满足客户在新兴应用领域日益增长的需求。

AI 时代，

ASML 助力摩尔定律焕发新活力

面对 AI 时代算力需求指数级增长、功耗挑战加剧、3D 集成加速推进的行业变局，ASML 以全链条协同为核心战略布局，依托全景光刻 " 铁三角 " 体系，既在 2D 缩放领域持续突破物理极限，破解先进节点尺寸缩小难题，又为 3D 集成提供可信赖、可扩展的整体解决方案，化解键合形变、套刻误差等核心痛点。

展望未来，在 AI 芯片向更高集成、更复杂架构演进的进程中，ASML 早已超越单纯的技术提供者身份，成为与全球产业共同探索未来的合作伙伴。其全景光刻，在支撑着全球半导体行业向万亿美元规模迈进的同时，更让摩尔定律在 AI 时代持续演进，持续为芯片创新注入动力，成为连接技术极限与 AI 应用落地的关键桥梁。

* 免责声明：本文由作者原创。文章内容系作者个人观点，半导体行业观察转载仅为了传达一种不同的观点，不代表半导体行业观察对该观点赞同或支持，如果有任何异议，欢迎联系半导体行业观察。