英特尔与软银合作开发的下一代 AI 内存技术 Z-Angle Memory（ZAM）完成全球首次公开亮相，这项旨在挑战高带宽内存（HBM）市场主导地位的新技术展示了显著的性能优势。该产品采用垂直堆叠架构，有望在降低功耗的同时大幅提升容量。

周三，根据 Wccftech 的报道，早期数据显示 ZAM 可将功耗降低 40% 至 50%，单芯片容量最高可达 512GB，并通过 Z-Angle 互连技术简化生产流程。这些特性使其成为应对当前 AI 应用能耗瓶颈和供应链紧张的潜在解决方案。

软银子公司 SAIMEMORY 于 2 月 3 日在 Intel Connection Japan 2026 活动上首次展示了 ZAM 原型产品。英特尔在博客文章中透露，原型产品计划于 2027 年推出，全面商业化预计在 2030 年实现。

英特尔政府技术部门首席技术官、英特尔院士 Joshua Fryman 博士出席了此次活动。SAIMEMORY 由软银、英特尔和东京大学于 2024 年 12 月共同创立，并于 2025 年 6 月正式启动运营，现任总裁兼首席执行官为 Hideya Yamaguchi。

垂直堆叠突破散热瓶颈

据 PC Watch 报道，传统内存采用平面堆叠结构，但这一设计正因功耗和散热限制接近极限。当前设计已将 16 层堆叠推至接近最大值，20 层被视为上限。

ZAM 以 Z 轴命名，采用垂直堆叠芯片的设计。PC Watch 指出，与传统 DRAM 相比，这种设计承诺实现更低功耗、更高容量和更宽带宽。通过垂直堆叠，每个芯片产生的热量可均匀向上传导，解决了长期困扰平面堆叠的散热难题。

Wccftech 援引英特尔的说法称，这一架构的主要优势在于其卓越的热管理能力。

技术路径瞄准 HBM 与 DDR 之间空白

这款新内存产品预计将采用英特尔的下一代 DRAM 键合（NGDB）技术。桑迪亚国家实验室 1 月发布的信息显示，当前高带宽内存往往以牺牲容量等性能来换取更高带宽。

NGDB 技术旨在消除这种权衡，在 HBM 和传统 DDR DRAM 之间架起桥梁，同时提供显著更高的能效。

根据软银发布的新闻稿，ZAM 项目的原型产品预计在截至 2028 年 3 月 31 日的财年内完成，商业化目标锁定 2029 财年。英特尔院士 Joshua Fryman 博士在声明中表示，标准内存架构无法满足 AI 需求，英特尔开发的新架构和组装方法在提升 DRAM 性能的同时降低了功耗和成本。

PC Watch 报道称，SAIMEMORY 强调其强大的合作伙伴关系，包括与软银和英特尔的合作，以及由国内外投资者和供应链合作伙伴组成的网络。这表明英特尔可能并非 SAIMEMORY 唯一的全球合作伙伴。

软银与英特尔的这一合作旨在在 HBM 主导的市场格局中开辟新路径，直指当前 AI 面临的能耗瓶颈和供应链紧张难题。