【CNMO 科技消息】CNMO 从韩媒获悉，三星电子在 DRAM 制造技术方面取得突破，首次成功产出 10 纳米以下级别的工作晶圆。这一进展标志着该公司在克服 DRAM"10 纳米魔咒 " 方面迈出了关键一步。

据业界消息，三星电子上月生产了采用 10a 工艺的晶圆，并在芯片特性检测过程中确认了工作晶圆的存在。这是该公司首次应用 4F 平方单元结构和垂直通道晶体管工艺的结果。在 DRAM 行业，10 纳米级别工艺通常按 1x、1y、1z、1a、1b、1c、1d 的顺序划分代际。10a 代表 1d 之后的下一代，是首个低于 10 纳米的节点。专家分析其实际电路线宽约为 9.5 至 9.7 纳米水平。

相关报道

工作晶圆是指从晶圆上切割下来的芯片中能够按设计正常运作的部分。在开发阶段产出工作晶圆，被视为设计与工艺方向正确的信号，之后将进行良率提升和可靠性验证等后续工作。三星电子计划今年完成基于此结构的 10a DRAM 开发，明年进行质量测试，并于 2028 年将其转移到量产生产线。该公司计划在 10a、10b、10c 三个代际中使用 4F 平方和 VCT 结构，并从 10d 开始转向 3D DRAM。

此次突破的关键在于采用了 4F 平方单元面积和垂直通道晶体管这两项新技术。此前 DRAM 单元面积为 6F 平方，而 10a 工艺将其缩小至 4F 平方。理论表明，在相同的芯片尺寸下，转向 4F 平方结构可容纳 30% 至 50% 更多的单元，有利于提升容量、速度并降低功耗。为了在缩小后的单元面积上布置栅极、通道和电容器，三星引入了 VCT 技术。该技术将电容器置于晶体管上方，改变了以往两者各自占用单元面积的传统布局。

随着 4F 平方和 VCT 技术的应用，核心材料也随之改变。三星电子将通道材料从硅改为铟镓锌氧化物，以在缩小单元中抑制泄漏电流并确保数据保持特性。此外，在单元周围布局的各种外围电路将采用单独晶圆加工，并通过晶圆对晶圆混合键合技术连接的 PUC 方案。

业界人士指出，三星电子此次成功产出工作晶圆，意味着采用该技术的开发与量产工作将加速推进。与此同时，其他厂商的策略有所不同。美光计划尽可能维持现有设计。中国 DRAM 厂商由于无法进口极紫外光刻设备，在现状下难以进行线宽缩小，因此正积极开发 3D DRAM，认为一旦 DRAM 实现 3D 化，便可使用传统光刻设备制造先进产品。SK 海力士则计划在 10b 节点而非 10a 节点应用 4F 平方和 VCT 技术。