快科技 5 月 8 日消息，据报道，第七代 DRAM（1d）制程标准争夺进入关键阶段，三星与 SK 海力士已开启架构大战。两大巨头都在争取率先实现量产，推动自家方案成为下一代 DRAM 行业标准。

三星方面计划推广 GAAFET（全环绕栅极晶体管）工艺。在处理器制造中，GAAFET 通过栅极包裹沟道来提升电流控制力。但在 DRAM 中，三星必须将 GAAFET 晶体管与电容器整合在同一单元内。

为此，三星考虑借鉴 NAND 闪存的设计，把负责读写操作的控制电路置于存储阵列下方。在 2026 年 VLSI 研讨会上，三星将展示其 16 层垂直堆叠 DRAM 方案，该方案采用 GAA 晶体管和水平放置的存储电容器。

SK 海力士则选择了 4F ² 架构，将晶体管垂直堆叠，同样用栅极材料包裹晶体管，接收电容数据的组件则置于晶体管柱下方。"F" 代表最小特征尺寸，4F ² 结构即 2F × 2F 的正方形单元，相较传统的 6F ²（3F × 2F）设计，可将芯片表面面积减少约 30%。

SK 海力士此前已在 IEEE VLSI Symposium 2025 上公布该技术路线图，其 4F ² 垂直栅极平台旨在实现高密度、高速和低功耗三大目标。该公司还在该会议上展示了垂直栅极 DRAM 的电性特性验证结果。

据业界消息，三星内部已制定在第 7 代 1d nm 后导入垂直通道晶体管技术的路线图，相关产品有望最早于 2 至 3 年内面世。SK 海力士方面规划垂直结构 DRAM（含 4F ² 架构）将在 3 年内进入量产阶段，与三星在时间线上形成直接竞争。