快科技 5 月 21 日消息，AMD 宣布代号 Venice 的下一代 EPYC 处理器，已采用台积电 2 纳米制程技术进入量产，并计划未来在台积电亚利桑那州晶圆厂展开产能扩展。

这是业界首款在台积电 2nm 工艺上量产的高效能运算产品。

AMD 董事长兼 CEO 苏姿丰表示，在台积电 2nm 上推进 Venice 的量产是加速下一代 AI 基础设施发展的重要一步。

她指出，随着 AI 与智能体工作负载快速扩展，客户需要能更快从创新走向量产的平台。

台积电董事长魏哲家也回应称，AMD 采用 2nm 工艺持续取得重大进展，反映了领先制程技术与先进设计创新结合的重要性。

Venice 的量产正值 AMD 在服务器市场持续扩大份额，AMD 表示，随着 AI 应用从训练与推理扩展至日益复杂的智能体工作负载，CPU 在协调数据传输、网络、存储、安全及数据中心系统编排上的角色愈发关键。

AMD 计划将台积电 2nm 工艺延伸至下一代 EPYC Verano（第 6 代 EPYC 处理器），并将在该平台上引入 LPDDR 内存技术，以提供在功耗受限场景下所需的 CPU 性能、带宽与能效。

值得注意的是，LPDDR 此前在数据中心 CPU 领域几乎未被采用，NVIDIA Vera CPU 是全球首款采用 LPDDR5X 的数据中心处理器，AMD 此举意味着 LPDDR 正在成为下一代数据中心 CPU 的共性选择。

在先进封装方面，AMD 与台积电的合作涵盖 SoIC-X 与 CoWoS-L 等技术，已广泛应用于 AMD 完整的 AI 与数据中心产品组合中。