快科技 5 月 22 日消息，AMD官方宣布，代号 "Venice" ( 威尼斯 ) 的第六代 EPYC 数据中心处理器，已经在台积电投入量产，采用其最先进的 N2 2nm 工艺。

这也是全球第一款 2nm 工艺的高性能处理器——苹果将在消费级处理器上首发台积电 2nm。

目前，Venice 主要在中国台湾的台积电晶圆厂生产，未来还会在台积电位于美国亚利桑那州的晶圆厂大规模生产。

AMD 同时宣布，代号 "Verano" ( 维纳罗 ) 的另一款第六代 EPYC 处理器，同样会使用台积电 2nm 工艺，主打高性价比、高能效比，支持 LPDDR 内存。

此外，新一代 AMD EPYC 处理器还采用了台积电新的先进封装技术，包括 SoIC-X、CoWoS-L。

早在 2025 年 11 月，AMD 就宣布 Venice EPYC 已经采用台积电 2nm 工艺完成流片，升级 Zen6 架构，性能、运算密度、能效对比 Zen5 Turin EPYC 都实现了实质性的提升，将在 2026 年上市。

AMD 还晒出了苏姿丰与台积电 CEO 魏哲家共同手持 Venice 晶圆的合影。

Venice EPYC 处理器将配备最多 256 个核心，性能提升最多 70％，支持 16 通道内存，单路带宽高达 1.6TB/s，升级支持 PCIe 6.0，封装接口也会改成新的 SP7。

权威市调机构 Mercury Research 的最新报告显示，2026 年第一季度的全球数据中心市场上，AMD EPYC 出货量份额已经升至 33.2％，同比增长 6.0 个百分点，环比增长 3.3 个百分点，收入份额更是达到了史无前例的 46.2％，同比增长 6.8 个百分点，环比增长 4.9 个百分点。

Intel方面，已经发布了代号 Clearwater Forest 的至强 6，18A 工艺，最多 288 个 E 核、864MB 缓存。

代号 Diamond Rapids 的下一代 P 核版新至强也在筹备中，但可能要等到 2027 年中，而且最多只有 192 个核心。

台积电 N2 2nm 是首个引入全环绕栅极 ( GAA ) 纳米片晶体管的工艺技术，取代沿用数十年的 FinFET，对比上代 N3 3nm 密度提升 15％，同功耗的性能提升 10-15％，同性能的功耗降低 20-35％。

台积电还计划在 2026 年下半年量产升级版 N2P 工艺，性能再提升 5％。

【本文结束】如需转载请务必注明出处：快科技

责任编辑：上方文 Q