快科技 7 月 2 日消息，三星电子近日提交了一项新型半导体封装专利，专利号为 KR20260040407A。该专利针对高堆叠 HBM4E 与 HBM5 制程中的可靠性瓶颈实施结构革新。

行业正从 8 层向 16 层乃至更高堆叠迈进，顶层虚拟芯片引发的可靠性问题正成为各家厂商必须跨越的门槛。

HBM 封装在基底芯片上垂直堆叠存储裸片，顶部覆盖一层虚拟芯片用于保持封装高度并提供机械保护与散热。

当堆叠从 8 层增至 12 层时，良率已下滑 10 至 20 个百分点。达到 16 层以上时，翘曲、分层与裂纹问题导致良率大幅跌至 40% 至 60%。

三星的新方案将顶层虚拟芯片设计为底部收窄、顶部加宽的倒金字塔形态。侧壁采用三级阶梯与曲面复合结构。该设计使底面粘接界面更窄、顶面更宽，相比传统垂直侧壁大幅提升了机械强度。

制造工艺上，引入深槽切割激光技术。相比传统机械刀片切割，该工艺能实现更深更精密的切割，同时减少对半导体晶体结构的损伤。在非键合区预设沟槽，防止切割碎屑污染键合界面。

热管理方面，将键合绝缘层底面与水平延伸面之间的垂直距离精确控制在 1 至 10 微米之间。

此外还通过优化凸起表面结构缩减塑封料体积，改善散热路径。三星计划将此项技术与混合键合及 HPB 热阻断技术整合。

HBM5 规划提供 12 层、16 层及 20 层堆叠配置。三星已在电脑展上展示 HBM5 原型产品，目标 2028 年左右实现量产。

TrendForce 预测 2026 年全球存储芯片市场规模将飙升至约 5516 亿美元。对三星而言，这块虚拟芯片的技术突破关系到万亿级别市场的成败。