三星电子与 SK 海力士正重新审视混合键合技术在高带宽存储器（HBM）领域的导入时间表。随着 HBM 厚度标准逐步放宽、散热问题出现替代解决方案，这一原本被寄予厚望的下一代封装技术，其商用节点已被接连后移。

据韩国科技媒体 ZDNet Korea 周一报道，业内观察人士指出，混合键合技术全面应用于下一代 HBM 的时间点可能比此前预期更晚。两家公司最初预计最早在 HBM4（第六代 HBM）上导入该技术，但最终仍沿用了传统热压键合（TC 键合）方案。

目前业界预测，混合键合的导入节点或推迟至 16 层 HBM4E（第七代 HBM），而部分业内人士认为实际时间可能还将进一步延后。

这一变化对 HBM 供应链及相关封装设备厂商构成直接影响。混合键合技术的推迟意味着现有 TC 键合工艺的生命周期延长，而围绕混合键合设备与材料的资本开支节奏也将随之调整。

厚度标准放宽，混合键合核心优势弱化

混合键合技术的主要优势在于无需凸点（Bump）结构，可直接连接各层 DRAM 的铜线，从而更易压缩 HBM 整体厚度，并改善散热性能与电源效率。然而，上述优势的市场紧迫性正在下降。

HBM 行业厚度标准已呈现逐步放宽趋势。HBM 标准厚度在 HBM3E（第五代）时为 720 微米，进入 HBM4 后已上调至 775 微米，主因是堆叠层数从 8 层、12 层提升至 12 层、16 层。据悉，国际半导体标准化机构 JEDEC 目前正讨论将 HBM5 等 20 层堆叠产品的厚度上限从 900 微米进一步放宽至约 1000 微米。厚度约束一旦松动，DRAM 层间间距无需压缩至极限，TC 键合所承受的技术压力也将相应减轻。

与此同时，英伟达等核心客户对高堆叠 HBM 的需求时间表亦出现后移。一位内存行业人士 A 表示，" 目前客户与内存制造商之间关于 16 层 HBM 的讨论并不活跃，就目前而言，即便在 HBM4E 中，12 层产品也很有可能继续占据主导地位。"

散热替代方案浮现，两家公司另辟蹊径

散热性能的改善是混合键合的另一大卖点——去除导热系数低的底部填充材料有助于提升 HBM 热特性。但三星电子与 SK 海力士已分别开发出不依赖混合键合的散热替代技术。

两家公司的方案核心均为在 HBM 核心芯片旁额外集成独立散热器件。三星电子将其命名为热路径模块（Heat Path Block，HPB），SK 海力士则称之为 iHBM（ICE HBM）。两家公司目前均在针对 HBM5 测试上述技术的应用。

封装行业人士表示，" 在 HBM 核心芯片旁配置散热器件在技术上难度不大，商业化应不存在障碍，从存储器公司角度来看，这是一个稳定的选择。"

I/O 密度瓶颈或成混合键合最终驱动力

尽管短期导入时间表后移，三星电子与 SK 海力士的混合键合研发工作预计仍将持续推进。驱动力来自 HBM 长期演进路径中 I/O 密度的爆发式增长需求。

HBM4 已将 I/O 数量从 HBM3E 的 1024 个翻倍至 2048 个，HBM 内部间距因此大幅收窄。TC 键合在凸点熔化时会发生横向扩散，被业界认为难以支撑更高密度的 I/O 实现。封装行业人士 C 指出，" 中长期来看，业界正在讨论从 HBM5E 开始将 I/O 数量再度翻倍至 4096 个，届时 I/O 间距极为紧密，混合键合将成为必要选项。"

这意味着混合键合技术并非被放弃，而是被推迟——其真正的商用窗口，或将随 HBM 代际演进中 I/O 密度的临界突破而重新打开。