在当前数据中心的 " 共封装光学（CPO）" 竞赛中，台积电已凭借博通和英伟达的产品进展占据先机。与此同时，三星或许将筹码押注于下一阶段。

7 月 12 日，机构 PhotonCap 发布实地调研文章，指出面向交换机的 CPO 已正式从技术验证迈向客户部署阶段。

台积电在这一赛道的制造与先进封装能力，已经得到了首批顶级商业项目的验证。但未来的战局，远比眼下的交换机 CPO 复杂得多。

当光学 I/O（光互连接口）深入到异构计算芯片（XPU）与高带宽内存（HBM）所在的封装内部时，谁能主导这三者的协同设计，谁就将重塑整个行业的竞争维度。

三星电子高级副总裁 Won-Kyoung Choi 于 7 月 9 日在 Nano Korea 提出，公司正在开发 2.xD 先进封装，拟将 HBM、逻辑芯片和硅光芯片整合至同一封装中。这一方向瞄准的正是未来的 AI 计算封装的光学 I/O。

当前台积电领跑 " 交换机 CPO"

在目前的 CPO 市场，台积电是毫无争议的领跑者。

调研显示，博通基于台积电 COUPE（紧凑型通用光子引擎）平台的 102.4Tbps CPO 以太网交换机，已向早期客户送样。

同时，英伟达的 Quantum-X 光子交换机已经开始出货，Spectrum-X 以太网光子交换机也已进入生产阶段，首批采用者包括 CoreWeave、Lambda 和甲骨文。

这一代产品的共同点在于：光学引擎被部署在交换机 ASIC（专用集成电路）的附近。其核心制造基础，是台积电成熟的硅光子技术与 SoIC 3D 堆叠能力。

在这一架构下，竞争的重点是光子集成电路（PIC）与电子集成电路（EIC）的堆叠、键合，以及它们与交换机封装的整合。在这个阶段，HBM 并非必要组件。

相比之下，三星公开的 " 一站式（Turnkey）CPO 方案 " 路线图将目标定在了 2029 年。若以现有交换机 CPO 的出货量和客户验证作为衡量标准，三星尚未形成与台积电同频的商业化节奏。

功耗焦虑推动光学引擎向计算芯片 " 逼近 "

光学 I/O 之所以要从传统的板级（Board-level）向封装内部迁移，最核心的驱动力是能耗。

三星晶圆代工（Foundry）在 OECC 2026 准备的展示材料揭示了一个关键阶梯：

当可插拔光模块部署在板级时，单比特能耗约为 10pJ；

当光学引擎被放置在交换机附近的基板（Substrate）上时，能耗降至约 5pJ；

若光学 I/O 进一步深入到 XPU 附近的中介层（Interposer），能耗可大幅降至约 2pJ。

这一变化的核心逻辑在于 " 缩短电信号传输距离 "。光学引擎越靠近计算芯片，电气链路就越短，为了补偿板级走线和连接器损耗所需的信号调节也就越少。

因此，先进封装成为了将 " 物理功耗优势 " 转化为 " 商业产品优势 " 的关键环节。这并不意味着 CPO 会立刻杀死可插拔光模块，两者将在不同传输距离和功耗预算下长期共存。

但三星的数据预测揭示了趋势，可插拔光学市场年增长率超过 25%，而 CPO 市场的年增长率则高达 150% 以上。资本和研发资源正在疯狂涌向高集成度的光学架构。

两种 CPO 架构，三星与台积电的错位竞争

将 " 交换机 CPO" 与 "XPU-HBM 光学 I/O" 混为一谈，会严重低估下一阶段竞争的复杂性。实际上，这是两种完全不同的架构：

第一种是当前主流的 " 交换机 CPO"。 光学引擎放在交换机 ASIC 旁边，博通和英伟达的产品即属此类。它解决的是高带宽交换场景下的互连功耗和信号完整性问题。台积电的护城河在于硅光技术、先进键合和交换机封装整合。

第二种是面向 "XPU-HBM 系统 " 的光学 I/O 封装。 它的结构是在中介层上同时配置 XPU（或 GPU）、HBM 以及包含 PIC 和 EIC 的光学引擎。此时，光学 I/O 不再是交换机的外围组件，而是真正成为了 " 计算封装 " 的一部分。

三星高管近期提出的2.xD 先进封装正是瞄准了这一方向。该方案计划将 HBM、逻辑芯片与硅光芯片整合在同一封装中，并通过面板级再布线层（RDL）中介层扩展系统封装能力，以应对 AI 数据中心对海量带宽的吞吐需求。

对投资者而言，这两种架构的竞争逻辑截然不同：前者考验的是单一的制造与封装工艺；而后者，则要求计算、内存、光学和封装在 " 设计初期 " 就进行深度联合优化。

三星的底牌与多裸片良率的现实约束

三星最大的潜在差异化优势在于其" 三位一体 "的业务版图，它同时拥有 HBM、逻辑芯片代工和硅光平台。

台积电虽然拥有顶尖的逻辑代工、硅光技术与 CoWoS 封装能力，但它本身不生产 HBM。

而三星已经能够通过 SF4 基础裸片将 HBM 与其晶圆代工能力连接，并建立了自己的硅光平台。这意味着，三星理论上可以在内部完成 HBM 接口、逻辑 I/O、光学引擎和热管理的联合协同设计，而不必看外部存储供应商的脸色。

2.xD 封装面临着极严苛的 " 多裸片良率 " 考验。当逻辑芯片、HBM、PIC、EIC 和中介层被塞进同一个封装时，任何一个组件的失效都会导致整套昂贵封装的报废。

芯片数量的增加、封装面积的扩大和键合复杂度的提升，正在成倍放大良率压力与成本风险。

与此同时，对手并没有闲着。台积电正在推进 COUPE 与 CoWoS 封装的整合，通过成熟的外部生态接入 HBM。

另一方面，存储巨头 SK 海力士也在疯狂补齐先进封装能力，其在美国印第安纳州投资 38.7 亿美元的先进封装工厂将于 2028 年量产，且已将 CPO 纳入内存系统的技术研发版图。

光学、内存和封装的跨界协同，正成为全产业链的共同发力点。

订单才是检验胜负的唯一标准

台积电赢得了交换机 CPO 的首轮胜利，其优势建立在实打实的客户送样、产品出货和量产进度上。

而三星则在押注下一场战役：试图利用自身在 HBM、逻辑和硅光上的垂直整合能力，在 AI 计算封装领域实现弯道超车。

但市场不应将 " 技术路线图 " 等同于 " 商业护城河 "。

未来 12 个月，行业最值得追踪的信号只有一个：市场上是否会出现一项具名客户的设计订单，明确要求将 HBM、逻辑芯片和光学 I/O 绑定在同一封装中交由三星代工？

如果这项订单落地，三星的 " 三位一体 " 将从纸面资产转化为真正的商业利器。

若迟迟无法兑现，那么台积电依托领先工艺与外部 HBM 生态所构建的灵活路径，仍将是 AI 巨头们最稳妥的选择。