快科技 7 月 23 日消息，在 Advancing AI 2026 大会正式开幕前几个小时，AMD 已在旧金山会场外挂出巨幅横幅，展示了基于 Zen 6 架构的 EPYC Venice 旗舰处理器，还有博主现场拍摄了这颗芯片。

EPYC Venice 拥有 256 核 512 线程，是首批进入台积电 2nm 工艺量产的 HPC 产品，采用 8 颗大型计算芯粒（CCD）加 2 颗更大尺寸 I/O 芯粒的封装方案。

每颗 CCD 内含 32 个核心，分为两个 16 核复合体，居中的两颗 I/O 芯片面积可观，集成了 PCIe 6.0、UCIe、DDR5 等多项控制器。

工艺方面，Venice 是台积电 2nm 工艺首个进入量产爬坡的 HPC 芯片，2nm 节点从 FinFET 转向 GAA 晶体管架构，在同等功耗下性能提升 10-15%，同等性能下功耗降低 25-30%，晶体管密度提升最高 15%。AMD 曾表示 Venice 相比前代实现超过 70% 的性能与能效提升，线程密度增加超过 30%。

这颗芯片面向的正是 Agentic AI 和强化学习工作负载带来的 CPU 需求暴涨。AMD 将 Venice 封装进 Helios AI 机架，直接对标 NVIDIA 日前发布的 Vera Rubin NVL72 机架方案。

NVIDIA 的 Vera CPU 基于自研 Arm IP，拥有 88 核 176 线程，两者在 AI 数据中心的 CPU 角色上形成正面交锋。

AMD 公布的早期基准测试显示，第五代 Turin（Zen 5）已经领先 NVIDIA 的 Vera，而第六代 Venice（Zen 6）的优势更为显著，在相近功耗下提供更高性能和更优 TCO。