快科技 8 月 24 日消息，据 Wccftech 报道，SK 海力士近日详细阐述了其 HBM 技术路线图的加速路径，核心举措包括引入 EMIB 封装方案，并明确将 3D 集成作为长期目标。

当前，HBM 通过 TSV（硅通孔）技术将多层 DRAM 芯片堆叠于基础裸片之上，最高可支持 16 层堆叠。HBM 与计算模块（XPU，涵盖 GPU、TPU 等）相互独立，通过 2.5D 封装共同安装于同一中介层。

每个 HBM 模块配备 1024 位 I/O 接口（共 16 通道），通过物理接口层（PHY）与 XPU 相连。而下一代 HBM4 将首次将 I/O 接口扩展至 2048 位，这将是自 2015 年 HBM 问世以来的最大规格变革。

在封装工艺上，目前主要存在两大技术路径：热压键合配合非导电膜（TC+NCF）和整体回流焊配合模塑底部填充（MR+MUF）。前者在应对芯片翘曲方面更具优势，但热阻较高且生产效率偏低；后者生产效率更高、热阻更低，却更易出现翘曲及间隙填充缺陷。

面向未来，SK 海力士计划引入混合键合技术，以消除芯片堆叠中的凸块并缩小间距。同时，公司正在开发名为 "I-HBM" 的局部散热技术（类似三星的 HPB 方案），旨在优化传热路径，更高效地分散热量，为更高层数的堆叠铺路。

在 2.5D 封装解决方案方面，SK 海力士目前已在传统 CoWoS-L、CoWoS-R 和 CoWoS-S 之外，新增了英特尔的 EMIB 技术，形成更丰富的异构集成选项。

此外，市场传言 SK 海力士与英特尔有望在存储领域组建合资公司，进一步深化合作。同时，与三星类似，SK 海力士也在积极推进 3D 垂直堆叠方案，将 HBM 直接置于计算模块之上，以突破现有封装架构的带宽和能效瓶颈。