过去几个月里，不少芯片设计公司都在探索多元化芯片供应链的方案，将目光投向了英特尔的 EMIB 封装。考虑到越来越多的客户有意选择英特尔的代工服务，SK 海力士也计划与英特尔展开合作，让 EMIB 封装可用于 HBM，以满足未来客户的需求。

据 Wccftech报道，近日 SK 海力士阐述了如何利用先进封装技术，加速其 HBM 路线图，不但引入 EMIB 封装，也将 3D 集成作为目标。

目前 HBM 通过 TSV（硅通孔）将多个 DRAM 芯片连接到一个基础裸片（Base Die），最多可以做到 16 层堆叠。HBM 与计算模块（XPU：包括 GPU 和 TPU 等）都是独立的，通过 2.5D 封装安装在同一个中介层。每个 HBM 模块还包含 1024 位 I/O 接口，共 16 个通道，通过 PHY（物理接口层）将 HBM 与计算模块相连。接下来的 HBM4 会将 I/O 接口扩展到 2048 位，这是是 2015 年 HBM 内存技术推出后的最大变化。

现在主要有两种 HBM 封装技术，包括：一个是热压键合 + 非导电膜（TC+NCF）；另外一个是整体回流 + 模塑底部填充（MR+MUF）。TC+NCF 能更好地应对芯片翘曲问题，但是热阻更高，而且生产率较低。MR+MUF 生产率更高，热阻也更低，但是更容易出现芯片翘曲，并在间隙填充方面存在缺陷。

未来 SK 海力士打算通过混合键合技术，在未来的芯片堆叠中消除凸块，减少间距。同时 SK 海力士正在打造名为 "I-HBM" 的局部散热技术，类似于三星的 HPB，以优化了传热路径，更有效地分散热量。另外 SK 海力士还准备了各种解决方案，积极应对未来 HBM 技术的迭代。

在 SK 海力士展示的 2.5D HBM 解决方案里，除了大家熟悉的 CoWoS-L、CoWoS-R 和 CoWoS-S，已经加入了英特尔的 EMIB 封装技术。有传言称，SK 海力士与英特尔可能展开进一步合作，在存储领域组建合资公司。与三星一样，SK 海力士也将采用 3D 垂直堆叠，将 HBM 放置于计算模块之上。