快科技 10 月 29 日消息，三星电子近日在第三季度财报电话会上确认，其 HBM 市场份额已追平 DRAM 业务的全球市占率水平，约 40%。这一目标原计划在下半年达成，实际在第三季度便已提前实现。

支撑份额跃升的核心，是 HBM4 在技术架构上的一次代际跨越。三星没有沿用前代已验证的设计，而是直接导入第六代 10 纳米级 DRAM 工艺（1c）与 4nm 逻辑基底裸片。

这是 HBM 产品首次将逻辑半导体推进到 4nm 节点，基底芯片的运算与接口能力被显著放大。

性能指标随之抬升。HBM4 单引脚传输速率稳定在 11.7Gbps，较 JEDEC 标准 8Gbps 高出约 46%，并可进一步扩展至 13Gbps，较 HBM3E 的 9.6Gbps 提升约 22%。

同时，单堆栈总带宽最高达到 3.3TB/s，是 HBM3E 的 2.7 倍。12 层堆叠下单堆栈容量覆盖 24GB 至 36GB，16 层堆叠方案后续将把容量推至 48GB。

能效与散热同步改善。引脚数从 1024 翻倍至 2048 带来的功耗压力，被低电压 TSV 与供电网络优化抵消，HBM4 能效较 HBM3E 提升 40%，热阻改善 10%，散热能力提升 30%。

技术优势正在转化为供应链层面的锁定效应。三星已与 10 家大型客户签署多年期存储长期供应协议（LTA），另有 10 家主要客户处于谈判阶段，部分已接近签约。

三星的目标是到 2030 年将 LTA 覆盖的产能比例提升至 60% 至 70%。2027 年的 HBM 供应量也已按目标价格完成谈判，实质上处于售罄状态。

HBM4E 的节奏同样清晰。第七代产品已向客户交付 12 层样品，单堆栈容量 48GB，引脚速率 14Gbps 起步、可扩展至 16Gbps，带宽最高 3.6TB/s，能效较 HBM4 再提升 16%，计划 2027 年上半年启动量产。