快科技 11 月 6 日消息，据报道，在台积电 CoWoS 先进封装产能持续紧缺的背景下，英特尔近期正将 EMIB 与 EMIB-T 技术推向台前，作为 AI 芯片封装的关键替代方案。

英特尔代工封装总监 Kyu-oh Lee 在 2026 年国际微电子封装研讨会上披露，EMIB 的硅晶圆利用率超过 90%，而传统全尺寸硅中介层方案的利用率仅约 60%。

利用率差距直接转化为成本优势。EMIB 用小型局部硅桥替代大面积中介层，只在需要连接的位置嵌入硅桥，大幅降低了材料开销。

据供应链评估，EMIB-T 与台积电 CoWoS-L/R 之间的成本差距最高可达 50%。良率方面，英特尔 EMIB 的良率已达到 90% 水平，EMIB-T 的封装良率也接近 90%。

客户落地正在加速。据 Keybanc 报告，联发科为谷歌定制的 TPU v9x"Humu Fish" 推理芯片已确认采用英特尔 EMIB-T 封装，联发科竞标 Meta V3.5、微软 Maia 400，以及博通竞标亚马逊 AWS Trainium 4 的方案中，EMIB-T 均被纳入核心技术路径。

此外，亚马逊和谷歌也在评估将 EMIB-T 用于自研 AI 芯片。存储端，SK 海力士正在测试其 HBM4 基础裸片与英特尔封装产线的接口兼容性，若通过认证，将打开 HBM 在台积电封装生态之外的另一条通道。

英特尔的产能布局同步跟进。其已向中国台湾地区设备制造商下达大规模 EMIB 设备采购订单，预计 2026 年产能翻番，优先供给谷歌、英伟达、SK 海力士等核心客户。

英特尔 CFO 大卫 · 津斯纳此前表示，EMIB 相关客户将带来数十亿美元级别的年收入潜力。

增长空间不止于存量替代。据 Kyu-oh Lee 披露，2026 年量产的 AI 芯片封装尺寸最大为 120 × 120 毫米，集成 12 颗 HBM 和超过 20 个 EMIB（嵌入式多芯片互连桥接）硅桥。

而正在开发中的下一代封装目标为 120 × 180 毫米，HBM 数量增至 16 颗以上，EMIB（硅桥）数量至少 38 个；远期规划指向 240 × 240 毫米封装，集成超过 32 颗 HBM 和 70 个以上 EMIB。

AI 芯片封装面积越大、HBM 堆叠越多，EMIB 的需求量就越高，这正是英特尔将技术路线图与 AI 封装大型化趋势绑定的核心逻辑。