如果您希望可以时常见面，欢迎标星收藏哦 ~

过去两年，因为人工智能的火热，台积电的 CoWoS 一夜爆红，这不但给台积电带来了巨额营收，也给日月光和安靠这些领先封测工厂带来了威胁。

根据台积电在一季度的财报预测上所说，公司上季的先进封装比重相较过往有所提升，这消除了外界对 CoWoS 需求下降的杂音。台积电 CEO 魏哲家强调，台积电将持续增加 CoWoS 产能，以满足客户需求。预计 2025 年，CoWoS 的全年营收贡献将从 2024 年的 8% 成长至 10%，获利也将比之前有所进步。

从数据可以看到，台积电 2024 年的营收超过 900 亿美元，那就意味着光是去年，来自 CoWoS 的营收贡献就超过 70 亿美元，今年的营收有望更上一层楼。（关于 CoWoS，参考文章《杀疯了的 CoWoS》）。面对这样一个香饽饽，其实过去一段时间也有一些封装厂大力投入，希望能够在产能紧张之际，吃掉台积电一部分订单。

现在，日月光宣布，公司十年磨一剑的面板级扇出型封装（FOPLP:Fan-out panel-level packaging）决定迈向设立量产线的重要里程碑。若试产顺利即可投入市场，未来先进封装技术恐不再以 CoWoS 一家独大。

声势日盛的 FOPLP

近年来半导体封装技术的热门趋势，已通过将半导体晶片直接嵌入到大面积面板中进行扇出式封装，达到更高集成度、更好的电性能和更大的封装尺寸。相较于传统的封装方式，FOPLP 可以实现更高的 I/O 密度，有效提升生产效率、降低制造成本。

要了解什么是 FOPLP，则可以追溯到扇出型晶圆级封装（Fan-Out Wafer Level Packaging，FOWLP），这是英飞凌在 2004 年提出并在 2009 年开始量产的技术，但是 FOWLP 只被应用在手机基带芯片上，很快就达到了市场饱和。直到 2016 年，台积电在 FOWLP 基础上开发了整合扇出型（Integrated Fan-Out，InFO）封装，用于苹果 iPhone7 系列手机的 A10 应用处理器，让半导体产业加紧开发 FOWLP。

面板级扇出型封装（FOPLP）延伸自 FOWLP，同样有 I/O 密度高且设计较薄特点，两者英文缩写只差在 P（Panel）「W」Wafer），面板与晶圆一字之差，影响体现于尺寸与利用率。

面板级扇出型封装（FOPLP）是将扇出式封装（Fan Out）与面板级封装（Panel Level Package）这两个技术结合起来的一种新兴封装技术。

FOPLP 拥有扇出式封装的优点，让重布线层（Redistribution Layer）的走线在向内或向外时，都可以超出晶片的大小限制范围，使其能够支持更多的外部 I/O，达到高密度的连接与更薄的封装，最终让产品能以较为便宜的成本达到更轻薄的外型。

同时，FOPLP 也具备面板级封装的优点，不同于以晶圆作为载板的晶圆级封装（WLP），FOPLP 采用面板作为封装的载板，而这些载板的材质可以选择使用金属、玻璃或其它高分子聚合物材料，在这些材质之中，又以玻璃基板在机械、物理、光学等性能上更具优越性。

此外，面板级封装可生产出更大的封装尺寸，且拥有更高的生产灵活性，在面积使用率上以高于 95％的成绩力压传统晶圆级封装的 85％，具备可大批生产、成本低与生产周期短等优势。这种成本效率水平非常显著。与圆形晶圆相比，面板型的封装相对成本节省可超过 20%。

随着人工智能的到来，要求打造封装越来越大的芯片，这就让 FOPLP 成为了大家的关注点。

据知名分析机构 Yole Intelligence 在《扇出型封装 2023》报告中估计，FOPLP 市场在 2022 年约为 4100 万美元，预计未来五年将呈现 32.5% 的显著复合年增长率，到 2028 年增长到 2.21 亿美元。他们进一步指出，事实上，FOPLP 的采用将比整体扇出型市场增长更快，其相对于 FOWLP 的市场份额将从 2022 年的 2% 上升至 2028 年的 8%。这意味着，随着更多面板生产线的推出以及更高的良率带来更好的成本效益，FOPLP 有望在未来几年实现增长。"

巨头先后杀入其中

正因为 FOPLP 拥有如此出色的表现，吸引了各大巨头投身其中，文中开头谈到的日月光，就是其中一个重要参与者。

日月光集团营运长吴田玉表示，因 AI 芯片昂贵，封装置放的颗粒愈多，相对风险也增高，若非客户强力支持，日月光不可能跨出设立量产线的大步。他表示，日月光 10 年前就投入大尺寸面板级扇出型封装（FOPLP）研发，采用 300x300 方型规格，在试作达到不错效果后，推进至 600x600 的方形规格，并且已在去年开出采购单，相关机台预定今年第 2 季及第 3 季装机，预计今年底试产，若试产顺利，预定明年将可送样给客户验证后，即可量产出货。

吴田玉认为若 600x600 良率如预期顺利，相信会有更多的客户和产品导入，届时 600x600 可望成为 FOPLP 主流规格。

台积电也是 FOPLP 的积极推动者。台积电首席执行官魏哲家去年七月亲自确认，台积电正紧锣密鼓地推进扇出式面板级封装（FOPLP）工艺，且已经成立了专门的研发团队和生产线，只是目前仍处于起步阶段，相关成果可能会在 3 年内问世。

去年年底，相关消息透露，台积电在 FOPLP 方面初期将选择尺寸较小的 300 × 300 mm 面板，预计最快 2026 年完成 miniline 小规模产线建设。

报道指，台积电原本倾向 515 × 510 mm 矩形基板，与传统的 12 英寸圆形晶圆相比，这种基板的可用面积可增加三倍。此后又对 600 × 600 mm、300 × 300 mm 规格进行了尝试，最终敲定初期先用 300 × 300 mm 练兵，日后再扩展到更大尺寸上。这一决定是因为持有成本和可支持的最大光罩尺寸两方面考虑。

同时 FOPLP 技术仍在开发期，配套设备技术尚待完善，在大基板边缘翘曲和运输、封装制程转换时损耗率较高两点上仍有改进空间。台积电采用 " 先易后难 " 的策略，待未来光罩尺寸技术逐步到位后再提升基板尺寸。

作为先进封装领域的重要参与者，三星也对这个工艺趋之若慕。相关报道表示，2019 年，三星以 7850 亿韩元（约合 5.81 亿美元）从三星电机手中收购了 PLP 业务，这一战略举措为其当前的发展铺平了道路。

在去年 3 月的股东大会上，时任三星电子半导体部门负责人的 Kyung Kye-hyun 强调了 PLP 技术对行业的重要性。Kyung 表示，AI 半导体芯片通常尺寸为 600 毫米 x 600 毫米或 800 毫米 x 800 毫米，需要 PLP 之类的技术，而三星正在积极开发这项技术并与客户合作。

此外，以面板起家的群创也转进 FOPLP 封装战场。利用面板 3.5 代产线，群创能直接使用部分设备，折旧摊提便可降低设备成本；且封装基板尺寸可容纳 6.9 片 12 吋晶圆也等于 7 倍，一次同时处理更多量，代表封装成本降低。再者，相较传统封装，FOPLP 的电阻值较低，因此效率较佳，可靠度也表现更好，无论是电池、高功率快充等都能派上用场。

挑战还在后头

按照调研机构集邦调查所说，会采用 FOPLP 先进封装的产品，主要可分为电源管理 IC（ PMIC）及射频 IC（RF IC ）、 和 CPU 及 GPU、AI GPU 等三类。

其中， PMIC 及 RF IC 采用 chip-first 技术，原本主要由后段封测业深耕，后续随着制程授权商兴起，IDM 及面板业者加入，扩大量产规模；至于 CPU、GPU 及 AI GPU，采用 chip-last 技术，由已累积生产经验及产能的封装业者开发，预估产品量产时间最早落在 2026 年；AI GPU 则采用 chip-last 技术，由晶圆代工业者主导，在晶粒尺寸扩大及封装颗数增加的趋势下，寻求将原本的 CoWoS 封装由晶圆级扩大至面板级，产品量产时间最早为 2027 年。

Digitimes 则在报道引述业者消息透露，面板级扇出型封装（FOPLP）有望分担 CoWoS 的产能。

业者指出，垂直堆叠的 CoWoS 封装，目前主要运用在先进制程的 AI 运算芯片、AI 服务器处理器的芯片封装，而 FOPLP 就各业者现阶段的描述，主要用于成熟制程为主的车用、物联网的电源管理 IC 等，两种封装技术的应用有所不同。

主导 FOPLP 发展的 OSAT 大厂指出，FOPLP 之所以还未能放量，除了良率未达理想值以外，标准也尚未定出来，无论是 510x515mm、600x600mm 为常见规格，目前都还未定，这也是业者尚未大量投注心力在 FOPLP 的原因。

报道显示，其实早在 2015 年，业者就推出了 FOPLP，但是由于向 FOPLP 的过渡需要对专门为面板级制造而定制的新材料、工艺和设备进行大量投资。这些更大的面板需要精确的翘曲控制和材料一致性，以确保高密度设计中的可靠互连。以上种种问题让其未能得到更广泛的采用。

因应 AI 芯片的需求，过去一年里，台积电大幅增加了 CoWoS 的产能。之前有消息传出，英伟达砍了台积电 CoWoS 的订单，但随后台积电否认了。不过，之前有消息透露，由于台积电的封装供应限制，英伟达计划在服务器 AI 芯片中采用 FO-PLP 技术，

从日月光等业者的积极信息看来，CoWoS，压力大增！