快科技 4 月 15 日消息，AMD 正式宣布，代号为 Venice（威尼斯）的第六代 AMD EPYC（霄龙）处理器成为业界首款完成流片（tape out），并采用台积电先进 2nm（N2）制程技术的高效能运算（HPC）产品。

据悉，AMD 董事长兼 CEO 苏姿丰近日造访中国台湾，于 14 日拜访最大合作伙伴台积电。现场，苏姿丰与台积电董事长兼总裁魏哲家一起手持 Venice CCD，共同宣布了里程碑的一刻。

AMD 表示，Venice 预计将在 2026 年如期上市，有望早于传统使用台积电最新节点用户的苹果。

据悉，第六代 EPYC Venice 预计将基于 Zen 6 架构，采用台积电最新的 N2（2nm 级）制造工艺打造。

有关 Venice 处理器的规格和 CCD 的细节，目前一概欠奉。但既然该芯片已经流片并启动，这意味着 CCD 已成功启动并通过基本功能测试和验证。

苏姿丰表示：" 多年来，台积电一直是 AMD 重要的合作伙伴，我们与台积电的研发和制造团队进行了深入合作，使 AMD 能够始终如一地提供领先的产品，突破高性能计算的极限。 作为台积电 N2 制程以及台积电亚利桑那州晶圆 21 厂的首位 HPC 客户，充分展现了我们如何紧密合作，共同推动创新并提供先进技术，为未来运算注入动能。"

台积电的 N2 制程是首个依赖全环绕栅极 （GAA） 纳米片晶体管的工艺技术。恒定电压下可将功耗降低 24%、35%，性能提高 15%，同时与上一代 N3（3nm 级）相比，晶体管密度提高 1.15 倍。

AMD 宣布上消息之前，Intel 基于其 18A 工艺打造的下一代至强 Clearwater Forest 处理器（将与台积电的 N2 竞争）已推迟到明年上半年发布。

另外，AMD 宣布，第五代 AMD EPYC CPU（现款）已在亚利桑那州凤凰城附近的 Fab 21 工厂成功启用和验，未来可以在美国生产。