2nm 热战在即，芯片制造冲向埃米时代。

编译   |   ZeR0

编辑   |   漠影

芯东西 4 月 24 日报道，台积电今日在北美技术研讨会上发布了其下一代前沿逻辑工艺技术 A14（1.4nm）。A14 计划于 2028 年投产，开发进展顺利，良率表现优于预期进度，支持背面供电的升级版 A14 将在 2029 年推出。

同时，台积电首次推出全新逻辑工艺、特殊工艺、先进封装和 3D 芯片堆叠技术。其中 SoW-X 技术可构建晶圆级大小的系统，能将至少 16 个大型计算芯片、内存芯片、快速光互连和新技术整合在有如餐盘大小的基板上，为芯片提供数千瓦的功率，计算能力有望达到现有 CoWoS 解决方案的 40 倍。

相较之下，英伟达目前的旗舰 GPU 由两颗芯片拼接而成，预计 2027 年推出的 Rubin Ultra GPU 由 4 颗芯片拼接而成。

台积电宣布将在美国亚利桑那州晶圆厂附近新建两座工厂，未来将规划 6 座晶圆厂、2 座封装厂及 1 座研发中心，扩大在美国的生产。

此外，该公司透露其在 2024 年第四季度开始生产基于性能增强型 N3P（第三代 3nm 级）工艺技术的芯片。N3X 芯片预计将于今年下半年量产。与 N3P 相比，N3X 有望在相同功率下将最大性能提高 5%，或在相同频率下将功耗降低 7%，并支持高达 1.2V 的电压。

台积电还晒出一张人形机器人图，标注了所需的各种先进芯片。将这些芯片集成到高密度、高能效的封装中的能力至关重要。

01.

A14 工艺量产已近：功耗降 30%，

启用 NanoFlex Pro

台积电透露，新 A14 工艺将采用第二代 GAAFET nanosheet 晶体管，并将通过将其 NanoFlex 标准单元架构升级为NanoFlex Pro技术，提供更高的性能、能效和设计灵活性。

与即将于今年晚些时候量产的 2nm 级 N2 工艺相比，A14 将在相同功耗下速度提升15%，或在相同速度下功耗降低30%，同时逻辑密度将提升20%以上。

NanoFlex Pro 是一种设计技术协同优化（DTCO）技术，让设计人员能够以非常灵活的方式设计产品，通过微调晶体管配置，以实现针对特定应用或工作负载的最佳功率、性能和面积（PPA）。这项技术将于 2028 年投入生产，首个版本没有背面供电。

台积电计划在 2029 年推出支持超级电源轨（SPR）背面供电的 A14。该公司尚未透露该制程技术的具体名称，但按照台积电的传统命名法，可以推测它可能会被称为 A14P。预计 A14 将在 2029 年之后推出其最高性能版本（A14X）和成本优化版本（A14C）。

由于 A14 是一个全新节点，因此与 N2P（利用 N2 IP）以及 A16（采用背面供电的 N2P）相比，它将需要新的 IP、优化和 EDA 软件。

▲台积电公布的芯片密度反映了 " 混合 " 芯片密度，包括 50% 逻辑、30% SRAM 和 20% 模拟。** 面积相同、速度相同。（图源：Tom's Hardware）

台积电 16A 是 SPR 的首个版本，采用背面供电。SPR 旨在针对 AI/HPC 设计，改进信号路由和功率传输。A16 有望于 2026 年下半年投入生产。与 N2P 相比，A16 在相同功率下速度提升 8-10%，在相同速度下功耗降低 15-20%。

与 A16、N2、N2P 不同，A14 没有 SPR 背面供电网络（BSPDN），能够瞄准那些无法从 BSPDN 获得实际优势的应用，但这需要额外成本。

许多客户端、边缘和专业应用可以利用台积电第二代 GAA nanosheet 晶体管带来的额外性能、更低功耗和晶体管密度。这些应用不需要密集的电源布线，传统的正面供电网络即可满足需求。

台积电计划在 2028 年投产基于 A14 工艺技术的芯片。考虑到 A16 和 N2P 将于 2026 年下半年（即 2026 年年底）开始大规模生产，芯片将于 2026 年上市，Tom's Hardware 推测 A14 的目标生产时间是2028 年上半年，进而有望满足下半年推出的客户应用需求。

02.

一大波新制程和封装技术首发，

专攻 HPC、手机、汽车、物联网

除了 A14 之外，台积电首次推出新的逻辑工艺、特殊工艺、先进封装和 3D 芯片堆叠技术，为高性能计算（HPC）、智能手机、汽车和物联网（IoT）等广泛的技术平台做出贡献。这些产品旨在为客户提供一整套互联技术，以推动其产品创新，包括：

1、高性能计算

台积电持续推进其 CoWoS 技术，以满足 AI 对更多逻辑和高带宽内存（HBM）的持续需求。该公司计划于2027 年实现 9.5 英寸 reticle 尺寸 CoWoS 的量产，将 12 个或更多 HBM 堆栈与台积电领先的逻辑技术集成在一个封装中。

继 2024 年展示其晶圆上系统（TSMC-SoW）技术后，台积电又推出了基于 CoWoS 的产品SoW-X，旨在创建一个晶圆大小的系统，其计算能力是现有 CoWoS 解决方案的40 倍。量产计划于 2027 年实现。

台积电提供一系列解决方案，以增强其逻辑技术的计算能力和效率。这些解决方案包括与台积电紧凑型通用光子引擎（COUPE）的硅光子集成、用于 HBM4 的 N12 和 N3 逻辑基片，以及用于 AI 的全新集成电压调节器（IVR），与电路板上单独的电源管理芯片相比，其垂直功率密度提高了5 倍。

2、手机

台积电正利用其新一代射频技术 N4C RF，支持边缘设备上的 AI 及其对高速、低延迟无线连接的需求，以传输海量数据。与 N6RF+ 相比， N4C RF 的功耗和面积减少了30%，非常适合将更多数字内容封装到射频片上系统（RF）设计中，以满足 WiFi-8 和 AI 功能丰富的真无线立体声等新兴标准的要求。该技术计划于 2026 年第一季度投入风险生产。

3、汽车

高级驾驶辅助系统（ADAS）和自动驾驶汽车（AV）对计算能力提出了严苛的要求，同时又不牺牲汽车级的质量和可靠性。台积电正以先进的N3A 工艺满足客户需求，该工艺已通过 AEC-Q100 一级认证的最终阶段，并持续改进缺陷，以满足汽车百万分率 （DPPM）的要求。N3A 工艺已开始应用于汽车生产，为未来软件定义汽车注入了全套技术。

4、物联网

随着日常电子产品和家用电器纷纷采用 AI 功能，物联网应用正在承担更繁重的计算任务，同时电池续航能力依然捉襟见肘。台积电此前宣布的超低功耗 N6e 工艺现已投入生产，正瞄准N4e 工艺，继续突破未来边缘 AI 的能效极限。

03.

结语：台积电加紧研发，

冲向埃米时代

A14 代表了台积电业界领先的 N2 工艺的重大进步，旨在通过提供更快的计算速度和更高的能效来推动 AI 转型。它还有望提升智能手机的内置 AI 功能。

台积电董事长兼 CEO 魏哲家博士谈道，台积电的技术领导力和卓越的制造能力，为客户们提供了可靠的创新路线图。台积电的前沿逻辑技术是连接物理世界和数字世界的全面解决方案的一部分，旨在释放客户的创新潜能，推动 AI 的未来发展。

台积电业务开发资深副总裁张晓强透露，随着 AI 快速发展，设计大型 AI 芯片的公司成为最快导入新制程技术的客户，带动先进制程持续成长。他预期全球半导体产业年产值将能够在 2030 年前突破 1 万亿美元，但面对美国近期加征关税、AI 泡沫化等疑虑，投资人仍须谨慎观察。

受益于 AI 发展对算力需求的一路走高，以及在先进制程、先进封装上的技术和量产优势，台积电正在领跑 2nm 制程竞赛，苹果、AMD 很可能是首批客户。前不久 AMD 也确认其 Zen 6 Venice 服务器芯片将采用 N2 工艺节点制造。另据台媒报道，英特尔已向台积电订购 N2。英伟达和联发科预计也将是台积电先进制程的大客户。

除了备受关注的 2nm 级工艺外，未来几个季度上市的多数电脑、平板电脑及手机芯片将采用台积电 3nm 级工艺技术制造。

来源：台积电，SemiWiki，Tom's Hardware