文 |   半导体产业纵横

集成芯片间的竞争正在愈演愈烈。

在国际上，根据 Semiengineering 文章，英特尔代工、台积电和三星代工都在争相提供全 3D IC 的所有基础组件。在未来几年内，这些组件共同作用，将以最小的功耗实现性能数量级的提升。

市场数据上，9 月 Future Market Insights 发布报告称，3D IC 和 2.5D IC 封装市场预计将以 9.0% 的年复合增长率增长，从 2025 年到 2035 年，市场预计在 2025 年将达到 583 亿美元，并预计到 2035 年将达到 1380 亿美元。复合绝对增长分析显示，在十年期间，由于对高性能计算、人工智能加速器以及下一代内存堆叠不断增长的需求推动，市场规模将扩大近 797 亿美元。

值得一提的是，根据报告，中国以 12.2% 的增速领先全球市场，其次是印度（11.3%）、德国（10.4%）、法国（9.5%）、英国（8.6%）和美国（7.7%）。

事实上中国不仅有市场优势，也在技术、生态等方面积极布局集成芯片。下一个周期的半导体，集成有可能取代制造的位置，成为这条产业链上最关键的一环。

这是一场不能输的竞赛。

集成芯片，绕过摩尔定律

随着半导体制造工艺接近物理极限，摩尔定律带来的性能提升与成本效益正显著放缓。在此背景下，芯片集成技术，特别是以芯粒（Chiplet）为核心的异构集成，正成为推动行业发展的关键方向。

芯片集成的新方向核心在于其模块化和异构化的能力。通过先进封装技术，可以将采用不同工艺节点、来自不同制造商、甚至不同材质的芯粒组合在单一封装内。例如，对性能要求高的计算核心可采用最先进的工艺制造，而对成本敏感的 I/O 或模拟模块则可使用成熟的工艺节点。这种方式不仅优化了各功能模块的成本与性能，还通过复用已有的芯粒设计，显著缩短了产品的开发周期和上市时间。

集成芯片的主要优势体现在性能、功耗和成本三个维度。在性能层面，通过 3D 堆叠等技术将内存与逻辑计算单元垂直整合，极大地缩短了数据传输路径，有效缓解了传统计算架构中的 " 内存墙 " 瓶颈，提高了数据处理效率和带宽。这直接转化为更低的功耗，因为数据在芯片内部的移动是能耗的主要来源之一。

在成本方面，制造多个小尺寸芯粒的综合良率远高于制造单个大尺寸芯片，这降低了因单一缺陷导致整个芯片报废的风险，从而控制了制造成本。

为支撑这一技术方向，2.5D 及 3D 封装等先进封装工艺扮演了重要的角色。这些技术通过硅中介层（Interposer）或硅通孔（TSV）等方式，实现了芯粒之间高密度的互连。当前，互连密度已成为与晶体管密度同等重要的性能指标。这种高密度集成使得封装内的组件可以实现比传统 PCB 板高出数个数量级的带宽，同时功耗更低，为高性能计算和人工智能等数据密集型应用提供了必要的物理基础。

同时，3D 集成芯片又不仅是工艺节点的竞赛。它还涉及EDA 工具和方法、数字孪生、多物理场仿真的重大变革，先进设备的支持，并在从设计到制造流程的多个阶段注入人工智能。从某种意义来说，这些反而是集成芯片中更为关键的领域。

EDA 平台，3D 集成的设计灵魂

3D 封装首先需要更先进 EDA 工具的支持。

三维堆叠架构对 EDA 工具提出了新的技术要求。设计复杂度大幅增加，从单一工艺的二维布局，转变为涉及多个芯片、多种物理场的系统级工程。热管理、机械应力、跨芯片时序收敛和电源完整性等以往的次级设计考量，转变为影响系统可行性的主要因素。为平面芯片设计的传统 EDA 工具，其架构难以处理上述系统级复杂性。

因此，EDA 软件的角色从单芯片设计工具，转变为支持系统级集成的平台。对此，国际三大 EDA 厂商——新思科技、楷登电子和西门子 EDA 均已进行深度布局，推出了一系列针对性的解决方案。

新思科技的核心产品是 3DIC Compiler 平台，该平台基于统一的数据模型，将架构探索、实现、分析和签核等阶段整合在单一环境中。通过其 Synopsys.ai 技术，特别是 3DSO.ai，平台能够提供自主化的 AI 优化，并整合了 Ansys 在电源、热和信号完整性方面的物理分析能力，旨在提供一个从架构到签核的完整解决方案。

楷登电子则推出了 Integrity 3D-IC 平台，其突出优势在于系统级的多物理场分析和跨平台协同设计能力。该平台与公司的 Innovus（数字实现）、Virtuoso（模拟设计）以及 Allegro（封装 /PCB）等工具深度集成，并利用 Celsius 和 Sigrity 求解器，为芯片 - 封装 - 电路板的全链路协同分析提供了热与电性能签核支持。

西门子EDA 的布局重点体现在其 Xpedition Package Designer 和 Innovator3D IC 解决方案套件，并以其行业标准的 Calibre 系列工具在验证签核环节建立优势。特别是 Calibre 3DStress 等工具，专注于解决 3D 架构中因热机械应力引发的翘曲变形等问题。

国产厂商中，华大九天于 7 月发布了先进封装设计平台 Empyrean Storm。

据介绍，该平台支持跨工艺封装版图数据导入与设计编辑，深度适配当下主流的硅基（Silicon Interposer）以及有机转接板（Organic RDL）工艺，可实现 HBM 和 UCIe 等通讯协议多芯片的大规模自动布线；同时能够完成 Dummy 填充等保障量产的 DFM 版图后处理，更是内置无缝集成的跨工艺物理验证 Argus，通过 DRC / LVS 等检查确保版图的正确性。凭借上述功能，Storm 能够驾驭多芯片间大规模、高密度的互联布线和复杂的 Layout 需求。

芯和半导体的 Metis 2.5D/3D 先进封装 SI/PI 仿真平台能够进行系统级信号完整性（SI）和电源完整性（PI）仿真分析。此外，其 PIDC（电源完整性直流）仿真流程可以迅速评估整版 Chiplets 及 3DIC 的电压降和电流密度热点。

同时，该公司的 Hermes 电磁仿真平台提供了全面的 3D 结构编辑和 3D 组件加密模型的功能，支持从芯片、封装、电路板、线缆、连接器到天线等任意 3D 结构的全系电磁仿真。

混合键合，关键设备

在设备领域，尤其重要的混合键合相关设备。

混合键合是一种用于芯片间连接的先进封装技术，包括晶圆对晶圆键合和芯片对晶圆键合两种形式。其核心在于通过金属焊盘与周围氧化物的直接接触实现连接，无需任何填充材料如焊料。该技术通过直接实现芯片间金属与介电层的键合，为高性能计算、人工智能和存储芯片等应用提供了高密度、低功耗的互连方案。

荷兰的BESI 公司是当前混合键合设备领域的市场领导者，占据主导地位。该公司不仅累计订单量已超过百套，并已于 2024 年交付了首批具备百纳米精度的设备，同时计划在 2025 年底前实现 50 纳米精度的技术突破。另一家全球设备巨头ASMPT也取得了显著进展，在 2024 年第三季度向逻辑芯片客户交付了首台混合键合设备，并已获得用于下一代 HBM 的应用订单，预计于 2025 年交付。

韩国设备商在该领域的布局尤为积极。作为热压键合（TCB）市场的领先者，韩美半导体已宣布投入千亿韩元用于混合键合技术的研发与生产，计划在 2027 年底前推出相关设备。与此同时，LG 电子选择绕过 TCB 技术，直接切入混合键合赛道，目标在 2028 年前完成概念验证，并已开始招募核心技术专家。此外，韩华半导体技术正与 SK 海力士合作研发，计划于 2026 年初推出其第二代产品。

根据华安证券研究报告，我国混合键合设备市场逐步崛起，拓荆科技、迈为股份等厂商陆续布局混合键合设备，关键技术逐步突破，有望在未来几年内提升市场份额。

拓荆科技通过控股子公司拓荆键科布局三维集成键合设备业务，已形成混合键合、熔融键合及配套量检测设备的完整产品矩阵，多款设备通过客户端验证并实现出货，应用于先进存储、逻辑芯片及图像传感器领域。该公司晶圆对晶圆键合产品 Dione 300 是国内首台国产混合键合设备，推出的 W2W/D2W 混合键合前表面预处理及键合产品均获得重复订单。

近日，迈为股份表示，其已布局半导体键合加工设备，涵盖混合键合、热压键合、临时键合和激光解键合等关键设备，旨在服务先进封装、化合物半导体和新型显示（终端为 AR 眼镜、车载应用）等领域。公司多台套键合设备已发往客户验证。7 月 15 日，迈为股份宣布，公司自主研发的全自动晶圆级混合键合设备成功交付国内新客户。

04  存算一体，未来趋势？

存算一体技术旨在解决传统计算架构中的 " 冯 · 诺依曼瓶颈 " 问题。在该架构下，数据在独立的存储与计算单元间频繁搬运，导致了显著的延迟和功耗，在人工智能（AI）等数据密集型应用中尤为突出。为实现存算一体， 3D-IC 技术提供了关键的物理基础。通过 3D 封装工艺，可以将高带宽内存（HBM）等存储芯片与逻辑计算芯片进行垂直堆叠，极大地缩短了数据传输路径并提升带宽，从而有效降低数据搬运的能耗与延迟，为存算一体架构的实现铺平了道路。

国际半导体厂商正在积极布局存算一体技术，并已在不同应用场景中推出商业化产品。在端侧消费电子领域，联发科已将存算一体架构集成到其天玑 9500 旗舰手机芯片中。该公司采用数字域与模拟域并行的技术路径，前者基于 SRAM，适用于对实时性要求高的移动端任务；后者则面向能效比要求极高的边缘场景。

在云端 AI 推理领域，美国初创公司d-Matrix则展示了其应用。该公司发布的 Corsair 加速器采用了数字存算一体（DIMC）技术，通过 Chiplet 架构将大容量 SRAM 和 LPDDR5X 存储单元与计算功能紧密集成。其设计目标是直接在内存近端执行矩阵运算，以应对大型 AI 模型推理时数据搬运能耗占比过高的问题。

国产企业方面，后摩智能于今年发布了基于存算一体技术的端侧 AI 芯片 " 漫界 M50"。该芯片可提供单芯片最高 160TOPS 的算力，并支持最大 48GB 内存与 153.6GB/s 的带宽配置。在实际性能方面，漫界 M50 目前已可实现 7B/8B 参数量的大模型达到 25+ Tokens/s 的推理生成速度，并已完成对 DeepSeek 70B 大模型的适配。该芯片理论上还可支持千亿参数规模的模型运行。

知存计算作为国内最早布局存算一体的企业之一，其量产的 WTM2101 芯片是全球首款基于 NOR Flash 的存算一体语音芯片，专注端侧低功耗语音交互场景。目前有 WTM2 系列，适用高能效场景；WTM-8 系列，新一代计算视觉芯片适用低功耗高算力场景，支持 linux，支持 AI 超分、插帧、HDR、检测与识别。