HBM，太热了！

公众号记得加星标⭐️，第一时间看推送不会错过。

当 AI 芯片的功耗向 1000 瓦大关逼近，当 HBM 的堆叠层数冲向 20 层，存储芯片行业的竞争主轴正发生一场根本性的位移——谁能让芯片 " 冷静 " 下来，谁就能拿到下一代 AI 算力的入场券。

过去，HBM 市场的竞争逻辑十分清晰：比拼堆叠层数、传输带宽与引脚速率，谁能堆叠更多 DRAM 裸片、跑出更高的数据速率，谁就能抢占市场份额。但如今格局已然剧变，三星、SK 海力士、美光三大存储巨头不约而同将研发重心转向热管理。

近日，在 COMPUTEX 2026 展会上，三星首次公开展示了其第八代 HBM5 原型，最吸引眼球的并非单纯的带宽数据，而是一项名为 HPB（Heat Path Block）的全新散热技术。

三星在 COMPUTEX 2026 展出的 HPB 方案

几乎同一时间，SK 海力士也在 5 月底发布了集成冷却元件的 iHBM 方案。

存储巨头不约而同地将战场转移到了同一个方向——散热。这背后，是日趋严峻的热管理挑战正从一个传统的后端问题，升级为决定下一代 AI 算力能否顺利释放的核心瓶颈，也意味着散热不再是 HBM 的附属配套功能，而是决定其性能上限、硬件可靠性与行业竞争力的核心刚需。

一场围绕给芯片降温的技术军备竞赛，正在 AI 算力基础设施领域全面打响。

HBM 散热为何突然成为 AI 算力的 " 命门 "？

众所周知，HBM 是 AI 芯片的核心引擎，负责为 GPU 高速输送数据。然而，随着 AI 大模型规模膨胀、硬件迭代、芯片架构特性、下游客户诉求等多重因素交织，传统依赖服务器风扇、外置冷板的后端散热模式彻底失效，HBM 的热管理正在被迫从事后补救转向前端设计。

可见，散热成为刚需，并非偶然，而是由几大因素共同造就的。

AI 芯片功耗暴涨：当下英伟达、AMD 新一代 AI 服务器 GPU 单芯片功耗普遍逼近 1000W，部分下一代旗舰架构芯片功耗更是突破千瓦红线，单台 AI 服务器、整机机柜的热密度远超传统算力设备。传统风冷的物理极限约为单芯片 1000W，面对持续走高的功耗早已力不从心，液冷逐步成为数据中心标配。

但即便系统级液冷不断普及，也只能解决芯片表面散热问题，无法化解 HBM 垂直堆叠结构内部的积热难题。与此同时，HBM 自身功耗也代际攀升，从 HBM2 的 12W 增长至 HBM3e 的 42.5W，规划中的 HBM5 单颗功耗预计突破 100W，8 颗 HBM5 组成的内存阵列功耗便可接近 800W，热电互锁成为制约性能释放的首要障碍。

垂直堆叠的 " 夹层式 " 架构陷阱：HBM 的核心形态是多层 DRAM 芯片垂直堆叠，依靠硅通孔（TSV）与微凸点实现层间互联，层间填充的聚合物材料导热性能极差。这种结构带来了致命的热阻问题：热量主要产生于靠近 GPU 的堆叠底部基底芯片，却需要穿透十几层硅片、封装材料才能抵达顶部散热器，漫长的传导路径让热量难以逃逸。

实测数据显示，仅 4 层 HBM2 堆叠，底部芯片最热区域与最冷区域的温差就达到 24 ℃，而 DRAM 芯片的安全结温上限仅为 95 ℃。随着堆叠层数向 20 层迈进，层间热阻持续叠加，层数越高，底部高温区与顶部低温区的温差就会进一步扩大，形成一个难以消散的热塔。

D2D PHY 局部热失控风险加剧：作为连接 HBM 与 GPU 的高速物理层，D2D PHY（Die-to-Die 物理层，负责 HBM 与 GPU 通信的接口）承担着每秒数 TB 的数据传输任务，是数据交换最频繁、发热最集中的区域。该区域功耗占比超过 HBM 整体功耗的 40%，是发热重灾区。在满载工况下，D2D PHY 区域温度可飙升至 125 ℃，远超 105 ℃的安全阈值，直接导致数据错误率暴涨 300%。传统散热方案无法对这一局部热点进行针对性降温，一旦温度超标，芯片便会触发降频保护，AI 训练、推理等核心算力随之大幅缩水。

头部客户强势倒逼：HBM 过热会直接导致芯片降频、算力缩水，这对于动辄价值数十万美元的 AI 服务器而言，是不可接受的。

对此，英伟达、AMD 等头部客户已正式向三大存储厂商提出明确要求，新一代 HBM 必须强化热控能力与低功耗设计。在行业发展早期，散热属于芯片设计完成后的后端工作，依靠系统级散热设备兜底；但面对 HBM4E、HBM5 的超高功耗与超高堆叠密度，这种模式彻底走到尽头。行业共识逐步形成：热管理必须深度融入 HBM 的芯片布局、堆叠工艺与封装设计，从源头切断积热隐患，而非单纯依靠外部设备散热。

简单来说，芯片功耗代际翻倍，而散热路径却因为物理结构越变越窄。当传统的依赖芯片表面被动散热的方式走到尽头，一场从 HBM 内部发起的 " 散热革命 " 势在必行。

群雄逐鹿，HBM 散热技术路线竞速

面对即将到来的热挑战，三星、SK 海力士、美光这三大存储巨头虽目标一致，却选择了三条不同的技术路径。

三星 HPB：给芯片加装 " 烟囱 "

三星在 COMPUTEX 上展示的 HPB（Heat Path Block）技术，其核心逻辑是在芯片内部开辟一条独立、高效的热传导通道，如同为堆叠芯片加装 " 散热烟囱 "。

HPB 技术概念图

据了解，HPB 采用高导热铜基材料打造导热结构，其导热能力是基板、塑封料等传统聚合物材料的 500-1000 倍；针对 HBM 多层堆叠的特殊结构，三星后续还规划改用硅基材质，进一步适配半导体工艺。该结构精准布局在发热最集中的 D2D PHY 区域，引导热量不再逐层绕行，而是通过独立通道侧向、向上快速导出，最高可将芯片热阻降低 16%。

在落地节奏上，HPB 技术此前已率先成功落地于 Exynos 2600 移动处理器——通过在芯片上方放置铜质结构，构建更高效的散热路径，热阻最高可降低 16%，已经过消费级市场的长期验证。

目前，HPB 技术已在 HBM4E 产品中完成工程验证。首批 12 层 HBM4E 样品运行速率达 14Gbps，后续可升级至 16Gbps，单堆叠带宽达 3.6TB/s。与此同时，HBM5 基底芯片将全面采用三星自主研发的 2 纳米制程工艺，取代此前使用的 4 纳米工艺。公司高层指出，在当前 AI 系统架构中，热管理能力、数据处理效率以及封装长期运行的稳定性，已与内存带宽、延迟等传统性能指标同等重要。

按照规划，搭载 HPB 的 HBM5 预计 2028 年实现量产，堆叠层数覆盖 12 层至 20 层，全面匹配下一代 AI 算力需求。依托存储、代工、封装一体化的 IDM 优势，三星将 HPB 深度整合进 HBM 堆叠架构，而非简单叠加外置散热部件，最大化发挥散热效能。

SK 海力士 iHBM：把冷却元件 " 塞进 " 封装

相比于三星的 " 烟囱 "，SK 海力士的 iHBM 方案更为激进，iHBM 技术的核心是在 HBM 封装内最热的 D2D PHY 区域，直接嵌入 ICE（集成冷却元件）的硅基材料。相当于在封装内部新增独立导热通路，绕开低效的逐层散热路径。

iHBM 解决方案概念图

ICE 选用绝缘导热硅基材料，在杜绝电路短路风险的前提下保障导热性能，相当于在 " 火山口 " 直接安装了一个内置散热器。

据官方数据显示，iHBM 可将整体热阻降低 30% 以上，效果显著。更关键的是，该技术基于 SK 海力士已经非常成熟的 MR-MUF 封装工艺，与客户现有的系统级封装环境高度兼容，这意味着客户无需大规模改动设计即可快速导入，大大降低了应用门槛。

这一技术布局，充分考虑了下游客户的迁移成本，展现了其作为 HBM 市场老大的老练。

不过，SK 海力士的 HBM5 量产时间定在 2029 年至 2030 年，比三星晚约一年。SK 集团会长崔泰源也承认，虽然需求旺盛，但技术突破仍需时间。

iHBM 通过将热控制元件深度集成至内存封装内部，实现了从被动散热到主动热管理的范式转变。其核心价值在于：

结构创新：打破传统封装中 " 芯片 - 基板 - 散热器 " 的热传导链；

工艺协同：将热设计与晶圆级封装工艺深度融合；

场景适配：为 AI/HPC 场景的高功耗密度挑战提供工程化解决方案。

随着 HBM 向 16 层、20 层、32 层堆叠演进，iHBM 代表的集成式热管理技术将成为下一代内存封装的标准配置，其设计方法论也将影响 CPU、GPU 等高功耗芯片的散热架构演进。

美光：低功耗 +TSV 沟槽冷却的 " 迂回战术 "

与两家韩厂主攻 " 强化导热 " 的思路不同，美光秉持少发热优于强散热的理念，走出差异化路线，以低功耗设计为核心，搭配 TSV 沟槽冷却技术补强散热能力。美光公开表示，其 HBM 产品整体功耗较竞品低 30%，从源头削减热量产生，降低散热压力。

在散热补强层面，美光布局 TSV 沟槽冷却技术：一方面在硅片内部蚀刻微米级微型沟槽，通入冷却液实现芯片内部循环降温；另一方面设计专用导热 TSV，这类硅通孔不承担数据传输功能，仅负责垂直导热，与信号 TSV 并行排布，不额外占用芯片面积，构建低阻垂直热路径。

目前，美光相关技术已完成全球专利布局，依托低功耗优势主攻多元化算力场景，避开与三星、SK 海力士在封装内嵌散热领域的正面竞争。此外，美光确认 2026 年全部 HBM 产能已售罄，并上调 HBM 市场预期，看好行业长期增长。

HBM 三巨头散热技术方案

三星 HPB、SK 海力士 iHBM、美光低功耗 +TSV ——三条技术路线各有优劣，但指向同一个结论：散热已成为 HBM 竞争的核心维度。

过去，存储巨头的护城河是制程工艺和产能规模；未来，封装技术和热管理能力将同等重要。正如三星 CTO Song Jae-hyuk 所说："AI 系统正向超高集成演进，竞争焦点已不再局限于单纯的存储性能，热管理能力已成为关键因素。"

从硬件到系统：IMEC 的 STCO 与 MCL 的散热革命

与此同时，行业机构也跳出单一硬件散热的思维，探索系统与芯片协同优化的全新解法，多元化技术共同构筑 HBM 的散热屏障。

其中，比利时微电子研究中心 IMEC 在 2025 年 IEEE 国际电子会议上发表的一项研究表明：仅靠硬件层面的散热改良，远远不够。

IMEC 的研究模拟了一种更激进的 3D 架构—— 3D HBM-on-GPU，将 HBM 直接堆叠在 GPU 上方。这种将 HBM 直接堆叠在 GPU 上方的 3D 架构，相比当前主流 2.5D 集成模式，能大幅提升算力密度与内存带宽。

整合方法（a）目前的 2.5D 方案与（b）HBM 与 GPU 堆叠的 3D 提案

但仿真数据却触目惊心：在不加干预的情况下，GPU 峰值温度高达 141.7 ° C，远超安全阈值。但通过 " 系统 - 技术协同优化 "（STCO），即结合通过移除 HBM 冗余基片、合并 DRAM 堆叠、减薄顶层芯片、动态调节 GPU 核心频率、部署双面散热等多重手段及系统级策略，成功将温度降到了与当前 2.5D 封装方案持平的 70.8 ° C。

这个研究揭示了一个核心思想：仅靠硬件散热无法彻底解决 3D 集成的热难题，未来的 AI 芯片设计，必须将散热视为一个从晶体管到数据中心的多层级系统工程。芯片设计者不能再先设计，后散热，而必须在设计初期就让性能与温度达成动态平衡。

而 MCL（微通道顶盖，Microchannel Lid）技术则是连接封装级与系统级散热的关键技术。MCL 将 50-500 μ m 的微流道直接集成于芯片封装顶盖内部，取消传统热界面材料与独立水冷板，冷却液直接流经芯片发热核心，大幅缩短散热路径、降低整体热阻。

据悉，MCL 专为英伟达 Rubin 系列超高功耗 GPU 打造，最快将于 2026 年底在超频版 VR200 芯片中小批量试水，2027 年下半年随 Rubin Ultra 大规模商用。从市场规模来看，MCL 市场将从 2026 年的 0.4 亿美元激增至 2028 年的 22 亿美元，增长潜力巨大。MCL 与 HPB、iHBM 形成互补：前者打通封装与外部液冷的最后一环，后者解决 HBM 内部积热，二者协同构建从芯片内核到数据中心机柜的全链路散热体系。

HBM 散热技术 " 进化史 "

回顾 HBM 散热的演进历程，我们看到的是一条清晰的技术主线：散热技术的演进始终紧跟芯片功耗、堆叠层数与集成架构的迭代节奏，整体呈现从系统外置到封装内嵌，再到芯片级液冷的清晰路径，每一代技术都对应着明确的功耗等级与应用场景，清晰勾勒出行业向热源不断靠拢的发展逻辑。

（1）基础散热时代（HBM2-HBM3）：此阶段以风冷主导，散热纯为后端配套。这一阶段 HBM 单颗功耗仅 12W 左右，堆叠层数普遍低于 8 层，热量密度较低。行业依靠服务器风扇、常规散热片等传统风冷方案即可满足需求，散热始终是芯片设计完成后的附属环节，并未纳入核心研发范畴。

（2）液冷普及时代（HBM3E-HBM4）：D2C 直触液冷成为主流。当 HBM 功耗攀升至 42.5W-75W，堆叠层数提升至 12-16 层，风冷彻底触及极限，D2C 直触液冷开始大规模商用。冷却液直接接触芯片表面，散热效率达到风冷的 3 倍，可将芯片温度稳定在 85 ℃降频临界值以下，目前该方案已广泛应用于主流 AI 服务器与高性能计算设备。

（3）封装内嵌散热时代（HBM5）：原生散热 + 浸没式冷却结合。HBM5 单颗功耗预计突破 100W，堆叠层数冲击 20 层，三星 HPB、SK 海力士 iHBM 等封装内嵌散热技术全面落地，散热设计正式前置到芯片与封装阶段。同时，浸没式冷却开始商用，将 GPU+HBM 整体模块浸入绝缘冷却液中，散热效率较直触液冷再提升 2 倍，即便芯片满负荷运行，温度也能控制在 80 ℃以内，成为高端 AI 集群的标配。

（4）芯片级液冷时代（HBM6-HBM8）：极致散热适配超高功耗。该技术面向 120W-200W 的超高功耗场景，散热技术进一步深入芯片内部。有业内人士表示，HBM6 或将引入专用热通孔（Thermal TSV），这些通孔不传输数据，专门传导热量，能把芯片内部的热量快速传到冷却液里，强化垂直导热能力；HBM7 采用 " 嵌入式冷却 " ——在 Base Die 和 Core Die 里直接刻出 " 微型水道 "，实现冷却液在芯片内部循环，快速带走热量；HBM8 甚至可能采用双面嵌入式冷却，搭配双面中介层，全方位疏导积热，即使局部有 " 热点 "（比如 GPU 的计算核心），也能快速降温。这类极致散热方案主要面向 AGI 原型机、超大规模超算等极限算力场景，也是行业长期技术探索方向。

嵌入式冷却方案

双面嵌入式冷却方案

（5）应对 200W+ 功率的 " 散热技术 "

未来，HBM 有望突破 200W，散热会成为更大的挑战，业界在材料、散热架构和智能化领域展开攻关。

新型散热材料突破：研发石墨烯基、碳纳米管基等高热导率冷却液，其散热效率较传统方案提升 50% 以上，可快速带走高密度堆叠芯片产生的集中热量；同时优化封装散热层材料，提升热量从芯片到冷却系统的传导效率。

芯片级冷却：在 HBM 裸片与封装之间集成微型散热鳍片，通过增大散热表面积强化热交换；采用 " 液冷直触 " 封装设计，减少热量传导中间环节，缩短散热路径。

智能温控：搭载基于负载的自适应温控系统，实时监测 HBM 的运行功率与温度，动态调整冷却液流量、散热风扇转速等参数，既避免高负载时过热，又减少空载状态下的能源浪费，实现散热效率与能耗的平衡。

整体而言，HBM 散热技术的迭代过程，就是不断消除热传导中间损耗、持续贴近核心热源的过程。在 AI 算力密度持续飙升的大背景下，这一演进方向不会逆转。

写在最后

任何宏大的 AI 叙事，最终都要向冰冷的物理规律低头。算力向前推进一寸，底层的材料、封装和散热就要跟进一尺。

从三星的 HPB" 烟囱 "、SK 海力士的 iHBM 内嵌散热，到美光的低功耗策略；从 IMEC 的 STCO 系统级优化，到 MCL 的封装级革命，所有信号都在指向同一个结论：散热，已不再是芯片设计的辅助问题，而是决定 AI 算力能否持续规模扩展的核心硬资产。

短期来看，以冷板式液冷为代表的系统级散热方案将迎来大规模放量。有数据预测，全球 AI 数据中心液冷渗透率将突破 40%，液冷设备、高导热封装材料等上游供应链率先迎来订单爆发，2026 年全球液冷市场规模预计达到 165 亿美元，年复合增长率高达 59%。

高盛预测全球服务器冷却市场液冷渗透率将从 2024 年的 15% 跃升至 2027 年的 80%。其中，2026-2027 年将是液冷从小众走向主流的关键转折。

中期，随着 iHBM 和 MCL 等封装级散热技术的快速渗透，散热的价值将更多地从服务器机架前移到芯片封装内部，引发产业链价值量的系统性重估。长期来看，一个覆盖芯片、封装、机架、数据中心的四层级热管理协同的完整散热体系将最终形成。

与此同时，行业将直面多重物理极限：20 层以上超高堆叠的层间热阻、200W+ 超高功耗的热量疏导、先进封装带来的材料应力、散热性能与制造成本、产品良率的平衡，都将成为全行业需要长期攻克的课题。此外，Chiplet 架构、存算一体等新型算力架构的兴起，也会催生全新的热分布特征，倒逼热管理技术持续迭代。

对于投资者和产业参与者而言，这场围绕 HBM 的散热暗战提供了一个清晰的认知窗口：谁能在芯片散热中抓住机遇，谁或许就拿到了通往下一代 AI 算力时代的入场券。

* 免责声明：本文由作者原创。文章内容系作者个人观点，半导体行业观察转载仅为了传达一种不同的观点，不代表半导体行业观察对该观点赞同或支持，如果有任何异议，欢迎联系半导体行业观察。

END

今天是《半导体行业观察》为您分享的第 4432 内容，欢迎关注。

推荐阅读