公众号记得加星标⭐️，第一时间看推送不会错过。
全球碳化硅（SiC）市场的风向正在发生剧烈转变。近日，半导体巨头安森美（Onsemi）宣布其位于捷克罗兹诺夫的厂区将裁减 200 至 300 名员工，主要波及核心的碳化硅晶圆制造部门。这也是继 2025 年裁员 170 人后，该厂区再度面临组织调整。
这场裁员风暴的背后，折射出西方半导体厂商在面对中国本土供应链强势崛起时的阵痛。随着中国 SiC 厂商的崛起和成本的优势，将一片碳化硅晶圆的生产成本压低至西方同行的三分之一，强烈的价格重塑正迫使安森美等国际巨头不得不重新审视其 " 从晶圆到芯片 " 的垂直一体化战略。
然而，在技术路线上，2026 年，SiC MOSFET 的竞争并没有简单走向 " 沟槽全面取代平面 "。但却进入了一个更复杂的路线分化期：一边，三菱电机、博世、东芝、罗姆、英飞凌等厂商继续深挖沟槽结构，试图通过更高晶胞密度、更低导通电阻和更强功率密度，打开下一代主驱逆变器和 eAxle 的性能上限；另一边，意法半导体、Wolfspeed、安森美并没有急于切换到沟槽，而是继续压榨平面架构的工程潜力，用成熟工艺、车规验证经验、制造良率和供应链规模，守住大规模商业化的底线。
这并不是一场先进路线对落后路线的简单替代，而是藏着半导体工业在极致性能与商业良率之间的终极思辨。
这些厂商，都已经把 SiC" 沟槽 " 挖出来了
说到沟槽 SiC，首先需要厘清，全球半导体巨头为何执着于在芯片上 " 挖坑 "？
简单地来说，平面型 SiC 的导通电阻（Rds ( on ) ）已经逼近了其物理极限，尤其是夹在基区之间的 JFET 电阻，成为了无法逾越的屏障。为了进一步压低成本、提升功率密度，行业不少厂商集体迈向 " 向下挖槽 " 的沟槽时代。沟槽结构通过将栅极垂直埋入芯片内部，彻底消除了 JFET 电阻，并在同等面积下实现了更高的晶胞密度。
仔细拆解今年各大厂的最新动作，你会发现，哪怕同样是 " 挖坑 "，各家的凿子和目的也完全不同。而随着沟槽 SiC 的加速出货，这场竞争正在明显加速。
今年 6 月下旬，日本功率器件老厂三菱电机继续推进沟槽代际升级，将正式按顺序交付其新型第五代 SiC MOSFET 裸芯片样品。这些裸芯片专为电动汽车（xEV）主驱逆变器和高度集成的电驱动桥（e-Axle）而设计。三菱电机专有的沟槽结构，在额定电压和阈值电压相同的情况下，成功将导通电阻比其现有的第四代沟槽产品再降低约 25%。
（左）带有沟槽的 SiC-MOSFET 晶圆（效果图）
（右图）沟槽式 SiC-MOSFET 裸芯片布局（出货样品渲染图）
作为汽车零部件巨头，博世（Bosch）最新推出的第三代（Gen 3）SiC MOSFET 平台，直指牵引逆变器在高压环境下的效率与散热痛点。它沿用了垂直沟槽架构，但演进出 " 双通道（Dual-channel）" 概念。所谓双通道，即利用每个栅极沟槽的两侧侧壁同时作为导电通道。在不增加额外晶圆面积的前提下，这种设计让导电面积直接翻倍，使沟道电阻降低近一半。据悉，博世将芯片厚度减少了 40%，达到 100 微米的目标值，这为其带来了极其优异的基体电阻表现和散热性能。
博世第三代 SiC MOSFET 的架构改进（来源：博世）
值得注意的是，沟槽技术的这把火，在 2026 年已经不仅局限于汽车动力总成，而是顺着 800V 高压直流架构，一路烧到了需求暴涨的 AI 数据中心战场。
2026 年 5 月 21 日，东芝宣布，已开始出货 1200V 沟槽栅 SiC MOSFET TW007D120E 的测试样品。面向下一代 AI 数据中心和可再生能源设备的电源系统。与东芝现有产品相比，该器件将单位面积导通电阻（RDS ( on ) A）降低约 58%，并将品质因数 RDS ( on ) × Qgd 改善约 52%；该器件采用支持顶部冷却的 QDPAK 封装。东芝还表示，将在 2026 财年为 TW007D120E 的量产做准备。
（图源：东芝）
然而，随着沟槽阵营的全面铺开，却有厂商踩了一下刹车。
罗姆（ROHM）在业内曾以极其激进的双沟槽结构闻名，早在 2015 年，罗姆就开始量产沟槽型 SiC MOSFET，从其第 3 代和第 4 代产品开始，罗姆不仅在栅极（Gate）挖槽，在源极（Source）也挖槽，以此追求极致的低导通电阻。然而，其最新发布的第 5 代 SiC MOSFET 却画风突变。第 5 代产品不再单纯依赖此前的标准双沟槽结构，而是转向精细化改进元件结构并优化制造工艺，据了解，通过这种方式，第 5 代 SiC MOSFET 在高温工况下将导通电阻较第四代产品降低约 30%。
罗姆的这一策略可能反映出一些变化：沟槽 SiC 并不是越激进越好。对于车规级主驱逆变器、AI 服务器电源和高功率工业系统而言，低导通电阻只是第一层指标，栅氧可靠性、短路鲁棒性、开关损耗、热稳定性、制造良率和成本一致性同样关键。
而英飞凌的 CoolSiC 自诞生起就走了一条独特的不对称沟槽（Asymmetric Trench / 半沟槽）路线，并在 2026 年全面推进其 CoolSiC M2 世代。更通俗的来说，英飞凌只利用沟槽的一侧侧壁作为通道，而将另一侧做成大面积的 P+ 注入区，以此死死保护住沟槽底部的氧化层。而与此同时，英飞凌在 2026 年的技术白皮书中频繁放风其 " 超级结（Super Junction）SiC MOSFET" 的研发。这意味着英飞凌不仅在纵向挖槽，还试图在横向引入多重超结拓扑，彻底打破 SiC 的耐压极限。
从三菱电机、博世、东芝，到罗姆和英飞凌，可以看到沟槽 SiC 正在呈现出不同的演进路径：有人把它推向 eAxle，有人用它提升牵引逆变器功率密度，有人把它导入 AI 数据中心电源，也有人从结构激进转向工程兑现，甚至继续探索超级结等下一代结构。这说明，沟槽 SiC 的竞争已经进入深水区。它不再只是器件结构创新，而是车规量产、AI 电源、先进封装、芯片减薄、热管理和工艺良率之间的系统竞争。
平面 SiC 还没认输
在沟槽型 SiC 被奉为圭臬的当下，另外三大超级巨头——意法半导体（ST）、Wolfspeed 与安森美，并没有转向沟槽，而是通过压榨平面架构的潜力来获取商业上的胜利。
就在 2026 年 6 月 9 日，Wolfspeed 正式推出其第五代（Gen 5）SiC MOSFET 技术。Wolfspeed 用强悍的数据证明平面架构依然拥有可怕的进化空间：相比市面同类 1200V 竞品，Gen 5 技术通过对导通电阻 RDS ( ON ) 的持续优化，将比导通电阻（RSP）最高降低了 27%，显著改善了系统级导通损耗； 在 175 ℃的高温极限下，其 1200V 平台（QEM50120-25D10）实现了 3.4m Ω -cm2 的超低芯片级 RSP，750 平台也达到了 2.0 m Ω -cm2。两个电压平台均实现了 ± 18% 的超窄导通电阻分布，极大减少了工程师在系统级设计时的裕量冗余。Gen 5 在维持上一代优异体二极管与低开关损耗的同时，将结温能力直接拉高至 200 ℃连续工作（极限寿命下可达 215 ℃）。
175 ℃ 下 1200 V 芯片比导通电阻 RSP（总面积基准）变化趋势（图源：Wolfspeed）
作为凭借平面型 SiC、依托早期特斯拉红利奠定全球市占率第一的 ST，其一举一动也在牵动着整车厂的神经。尽管业内此前盛传其将全面转向沟槽架构，但 ST 在其第四代（Gen 4）SiC MOSFET 的发布资料中给出的公开路线图显示，其下一代（Gen 5）功率器件将继续固守平面阵营，采用一种基于平面结构的全新高功率密度技术。这种对成熟路径的坚守，无疑给摇摆中的下游主机厂吃下了一颗定心丸。
安森美目前还没有推出最新的 SIC 平台，最新一代的 EliteSiC M3e 是 2024 年 7 月发布的平台。安森美至今没有急于推出颠覆性的新架构，正是因为它两年前在前瞻性布局平面工艺时，就已经把技术指标压榨的很大。在不引入物理挖槽工艺的前提下，硬生生将导通损耗降低了约 30%，关断损耗最高降低了 50%。
这片 " 旧王牌 " 在 2026 年的商用战场上依然展现出恐怖的生命力：2025 年底至 2026 年，小米重磅推出的全新电动 SUV YU7，其 800V 动力主驱平台核心采用的就由安森美的 M3e。
在 2026 年 4 月的北京车展上，安森美宣布与蔚来（NIO）、吉利深化战略合作，将增强型的 M3e 平台直接推向下一代 900V 高压快充架构。官方数据显示，1200V M3e 裸芯片在相同的牵引逆变器壳体中可以提供约 20% 的更高输出功率，或者在固定功率等级下减少约 20% 的 SiC 用量。
或许，正是这种高成熟度平面工艺带来的高性价比，恰恰解释了为什么安森美敢于在近期缩减捷克厂区的上游晶圆自产产能——既然底层的平面设计已经足够优秀且稳定，转向外购低成本原料，自己专心做后段封装和系统级高压卡位，才是更精明的商业算盘。
出现了一种折中方案
2026 年 2 月纳微发布了第五代 GeneSiC 平台，技术名称是：Trench-Assisted Planar，TAP，沟槽辅助平面结构。这有点是平面和沟槽的折中方案。不过在本质上它扔属于平面栅极结构，但是在平面栅的设计中战略性地引入浅沟槽，有效克服了传统平面架构和沟槽架构中通常存在的固有取舍。
与上一代 1200V 技术相比，第 5 代平台 RDS ( on ) × QGD 这一品质因数（FoM）改善 35%，QGD / QGS 比值提升约 25%。首发主打的是车规与工业级刚需的 1200V 系列，与第四代已有的 2300V/3300V 超高压技术形成互补。
根据《沟槽辅助平面技术的白皮书》所述，在这种设计中，电流流动的沟道主要形成在 SiC 晶圆的顶部表面。与传统沟槽技术相比，这种平面配置简化了制造过程。一般来说，平面栅工艺复杂度较低，并且相较于涉及深刻蚀、高深宽比沟槽的工艺，能够带来更高的制造良率。
不同功率 MOSFET 技术的晶胞间距：双沟槽、不对称沟槽、传统平面以及沟槽辅助平面技术（图源：Navitas《沟槽辅助平面技术的白皮书》）
" 沟槽辅助 " 这一部分，是指在器件结构中的源极区域内，战略性地引入浅沟槽。这些沟槽并不是为了像沟槽 MOSFET 那样形成主电流路径。相反，在纳微的 SiC MOSFET 设计中，它们的主要功能是优化电场分布以增强可靠性和鲁棒性、降低高温下的导通电阻（RDS,ON）、改善开关性能、增强栅氧化层可靠性。
传统平面、双沟槽、不对称沟槽、传统平面以及沟槽辅助平面技术中的电流扩展示意图（来源：同上）
大厂动作背后的三个底层逻辑
纵观上述这些 SiC 产生的最新产品和动作，隐藏着 2026 年 SiC 产业的三个深层进化逻辑：
观察一：从结构魔改向工艺良率的务实回归
前几年，SiC 领域存在一种唯结构论，似乎谁的槽挖得更奇特、谁的形状更复杂，谁就掌握了未来。但 2026 年的分水岭表明：SiC 沟槽已经过了概念炫技期，正式进入了工业兑现期。罗姆第 5 代的战略微调、博世对成熟流程融合的强调、英飞凌对半沟槽的坚守，都释放了一个强烈的信号——半导体不可能三角：低导通电阻、高可靠性、低制造工艺成本，正在寻找新的动态平衡点。
观察二：正面挖槽，背面磨薄
过去大家看 SiC 芯片，目光都集中在正面如何设计栅极。但博世 SiC 的厚度暴减 40% 至 100 微米揭示了沟槽时代的隐藏抓手：基体电阻与热阻正在成为主要矛盾。当沟槽技术将正面的沟道电阻压缩到几乎无无可分的时候，芯片背面衬底自身的电阻占比就凸显了出来。如果厂商无法将坚硬、脆性极高的 SiC 晶圆安全地磨薄到 100 微米甚至更薄，正面挖再漂亮的槽，整体效率也会被背面的厚度拖后腿。
观察三：空间焦虑倒逼裸芯片与电驱动桥深度绑定
可以看到，三菱电机在发布第五代沟槽 SiC MOSFET 时，特别强调裸芯片样品的交付和 eAxle。这背后主要原因是新能源汽车电驱系统架构正在发生深层压缩。在电动车平台中，大容量电池包、热管理系统、车身结构和多合一电驱系统不断争夺有限空间。主驱逆变器不再只是一个可以独立布置的 " 大盒子 "，而是越来越多地被纳入电机、减速器和功率电子高度集成的电驱动桥系统之中。对于整车厂和 Tier 1 而言，逆变器的体积、重量、热路径和安装自由度，正在变成系统设计中的硬约束。裸芯片给模块厂、Tier 1 和主机厂留下了更大的封装设计空间。
写在最后
2026 年的碳化硅市场，没有了早期拓荒时代的盲目与狂热，取而代之的是工业巨头之间刀刀见肉的阵地战。
无疑，沟槽结构正在成为 SiC MOSFET 打开性能上限的重要工具。但与此同时，平面结构并没有退场。沟槽打开了性能上限，平面守住了成熟制造和车规可靠性的底线。
在这场由海外巨头主导的平面 vs 沟槽技术大决战，国内本土 SiC 芯片厂商似乎并没有太大的公开声音。不过这种寂静背后，折射出国内与海外厂商在战略优先级上的本质差异：
第一是战略重心的不同：海外巨头（如英飞凌、罗姆、意法）在平面技术红利期结束后，必须依靠技术换代（沟槽）来维持高毛利和技术话语权。而国内本土供应链（如衬底、外延、晶圆制造）核心任务是加速建立自主供应链并实现规模化卡位。在 800V 乃至更高高压的主流新能源车、光伏市场中，成熟的平面型 SiC 工艺已经完全够用，且良率更容易把控。
第二，极致的性价比攻势： 国际同行在实验室里争论双沟槽、半沟槽和超结拓扑时，国内厂商正凭借强大的制造红利、低廉的电价与产业链聚集效应，把平面型晶圆的成本死死压在 400 美元附近。这种价格甚至倒逼安森美等海外 IDM 巨头放弃部分自产晶圆、转向外购。
第三，暗度陈仓的研发布局：没声音并不代表没动作。事实上，国内头部功率器件大厂与晶圆代工厂在沟槽工艺、甚至 8 英寸沟槽线的研发布局上一直在低调推进。只是在目前的商业环境下，国内厂商采取了更务实的策略。
真正决定下一代 SiC 厂商竞争力的，不是有没有挖沟，而是谁能把器件结构、外延质量、晶圆尺寸、栅氧工艺、封装散热、短路保护和系统验证做成一个完整闭环。而无论挖不挖槽，他们都在为全球电动化供应链提供更多元、更高效的解法。
* 免责声明：本文由作者原创。文章内容系作者个人观点，半导体行业观察转载仅为了传达一种不同的观点，不代表半导体行业观察对该观点赞同或支持，如果有任何异议，欢迎联系半导体行业观察。
END
今天是《半导体行业观察》为您分享的第 4435 内容，欢迎关注。
推荐阅读
加星标⭐️第一时间看推送
求点赞
求分享
求推荐
登录后才可以发布评论哦
打开小程序可以发布评论哦