来源：EETOP

昨日，在   2026 年超大规模集成电路研讨会（VLSI Symposium）上，英特尔晶圆代工事业部公布了其制程技术路线图最新进展及长期创新研发投入规划。

官方透露，英特尔   18A 增强版（Intel 18A-P）作为 18A 工艺家族首款性能升级迭代工艺，现已进入风险试产阶段，完全兑现去年面向客户与合作伙伴公布的量产时间规划。

英特尔晶圆代工事业部执行副总裁兼总经理纳加・钱德拉塞卡兰表示：" 我们在本次 VLSI 大会发布的一系列技术更新与主题报告，向所有英特尔代工客户及合作伙伴传递明确信号：我们将长期深耕前沿制程技术创新。这是一条持续演进的产业之路，虽然仍有大量研发落地工作待完成，但我们很高兴能对外分享 18A-P 工艺的研发进展与中长期研发布局。"

VLSI 大会公布：英特尔 18A-P 核心技术升级

英特尔晶圆代工通过晶体管、金属互联、设计工艺协同优化三大维度同步优化，实现   18A-P 在性能、功耗、设计灵活性上的全方位提升。大会上，英特尔代工工程师详细披露如下技术突破：

1. 相较于初代   18A   工艺，同等功耗条件下性能提升   9%；同等性能下功耗降低   18%，同时芯片散热特性优化、设计约束放宽。

2. 推出全新 " 功率增强（Power Boost）"   方案：采用双接触孔低阻晶体管架构，在电容不变前提下提升驱动电流，支持更高运行主频。

3. 依托材料与架构双重创新，芯片热阻降低   20%~40%。

4. 通过几何结构与材料改良，层间通孔（芯片垂直互联通道）电阻下降   10%~30%。

5. 采用应变工程提升   PMOS   载流子迁移率，大幅优化晶体管内部电流传导效率。

6. 新增两类晶体管选型：超低功耗型、超高性能型。

7. 在原有超低阈值电压（ULVT）、低阈值电压（LVT）等四档阈值基础上，新增第五档逻辑阈值电压，设计师可更精细平衡芯片速度与功耗。

8.18A-P   与初代   18A   设计规则完全兼容，现有 IP 库、设计流程可直接复用，降低客户迁移成本。

9. 和初代   18A   保持一致规格：提供   180nm、160nm   两种标准单元高度，多晶硅接触间距固定   50nm。

VLSI 大会其他前沿技术进展分享

英特尔已于去年通过   18A 工艺，将环绕栅极（GAA）晶体管、晶圆背面供电（BSPD）两大核心技术推向商用。本次大会研发团队详解两项底层技术如何为下一代逻辑芯片提供性能、能效与微缩支撑：

1. 英特尔代工副总裁、院士埃里克・卡尔在大会特邀报告中，量化论证背面供电   + GAA   晶体管的综合优势：对比传统正面互联方案，芯片布线面积缩减   11%，动态电压压降抑制能力提升   10   倍；最高可提升   6%   主频，或动态功耗降低超   15%。

2. 英特尔代工硅与平台工程团队曼朱・沙曼纳公布基于   GAA +   背面供电工艺的   CPU   内核实测硅片数据：该架构在低压区间主频缩放能力大幅增强，0.5V   低压环境下主频提升约   30%，同时减少电压压降（IR Drop），芯片运行能效显著提升。

VLSI 大会披露中长期前沿研发成果

英特尔代工同时展出多项支撑未来芯片微缩的长线研发突破：

1. 互补型场效应晶体管（CFET）：英特尔成功研制单片集成   CFET   反相器，NMOS、PMOS   器件垂直堆叠，栅极间距达   45nm。该垂直器件架构为   GAA   之后逻辑制程持续微缩提供可行技术路线。

2. 氮化镓与硅单片集成电源管理芯片：完成   300mm   晶圆氮化镓功率器件与硅逻辑单片集成工艺验证，片内集成约千门数字控制电路。单一制程同步实现高性能功率器件与大规模数字控制单元，大幅简化整机系统设计。

减法工艺钌互联   +   气隙结构：采用减法刻蚀钌金属搭配气隙隔离工艺，相比传统铜互联，寄生电容最高下降   35%，实测芯片主频明显提升，为金属线宽持续缩小背景下改善   RC   延迟提供全新方案。

特别声明：以上内容仅代表作者本人的观点或立场，不代表新浪财经头条的观点或立场。如因作品内容、版权或其他问题需要与新浪财经头条联系的，请于上述内容发布后的 30 天内进行。