三星申请新专利优化 HBM 顶层虚拟芯片结构，缓解 16 层堆叠良率下滑至 40% – 60% 问题。

6 月 30 日，三星电子提交新型半导体封装专利（KR20260040407A），针对高堆叠 HBM4E、HBM5 制程中的可靠性瓶颈实施结构革新，以提升封装稳定性与生产良率。

当前 HBM 标准结构为基底芯片上垂直堆叠存储裸片并以顶层虚拟芯片（Dummy Die）提供防护与散热。当堆叠层数达 16 层以上时，顶层虚拟芯片引发的晶圆翘曲、分层与裂纹导致良率大幅跌至 40% – 60%；从 8 层增至 12 层时，良率已下滑 10 – 20 个百分点。

三星新专利采用倒金字塔式虚拟芯片结构：底部收窄、顶部加宽，侧边设三级阶梯与曲面复合形态，结合深槽切割（Deep Groove Sawing）激光工艺，提升机械强度并减少晶体损伤。同时，非键合区（NBR）预设沟槽避免碎屑污染，强化熔融键合可靠性，并将键合绝缘层与水平面间距精准控制在 1 – 10 微米，优化散热路径并缩减塑封料（EMC）体积。

三星将此技术与混合键合、HPB 热阻断等工艺整合，全面提升封装综合性能，以增强 HBM 市场竞争力。业内人士指出，该方案为 16 层以上 HBM5 的量产提供前瞻性支撑。