（来源：电子发烧友网 Elecfans）

电子发烧友网报道（文 / 席安帝） 自从在 CoWoS 上尝到 " 甜头 " 之后，晶圆代工 " 世界霸主 " 台积电，如今又开始强攻新一代先进封装技术—— CoPoS（Chip-on-Panel-on-Substrate），试图通过 " 化圆为方 " 的策略，复制 CoWoS 时代的辉煌。

据中国台湾电子时报 6 月 22 日报道，台积电已于近期确认首批 CoPoS 设备供应链评估名单，目前各厂商正积极跟随研发进度，以求通过认证。

供应链信息显示，台积电的这批供应商大多沿用自 CoWoS 时期，但 CoPoS 相比 CoWoS 来说技术难度直线上升，这也让当前很多厂商的设备验证进程远不如期。目前，大多数设备供应商仍停留在 1-2 台样机的测试阶段，尚未真正获得台积电的认可，从开始验证到最终取得正式采购资格，通常需要约 1 年半的时间。

因此，这一阶段也是各大半导体设备供应商展开激烈角逐的关键阶段。对于任何一家供应商来说，即便抱着可能被淘汰的风险，也不能错过台积电先进封装产线大升级的红利。

2028 下半年量产，CoPoS 进入 " 竞标 " 关键期

与台积电曾经 " 独霸天下 " 的 CoWoS 类似，CoPoS 是基于过去 CoWoS 2.5D 封装的 " 面板化 " 而演变出的一种全新的先进封装技术，其主要采用方形 / 矩形大尺寸面板基材，对比 CoWoS 的圆形晶圆设计，CoPoS 单块基材可容纳下更多的芯片与存储模组，并可提升产能、良率、降低成本，解决大尺寸 AI 芯片的一系列封装技术难题。

台积电此前曾披露，一块标准的 CoWoS 晶圆尺寸大约 300 毫米，而 CoPoS 面板最大可达 "750 × 620 毫米 "。玻璃载板是其中的最大特点，在材料规格方面，CoPoS 在多个地方都使用了玻璃载板——其一是尺寸为 "310 × 310 毫米 " 的临时玻璃载板；其二是用于测试的 "250 × 250 毫米 " 玻璃面板，以及用于量产的 "510 × 515 毫米 " 玻璃面板，后者经加工后切割为玻璃核心基板。

也正因此，单个 CoPoS 晶圆不仅能够容纳更大的算力裸片（最多可提升 5-8 倍），更能提升基材与芯片的利用率，使单位面积生产成本降低 20% 至 30%。典型以基材和芯片利用率的提升为例，CoPoS 面板级封装能将原本 12 英寸的圆形晶圆不足 70% 的材料利用率大幅提升至 90% 以上，可以解决 2028 年后超大型 AI 芯片因光罩尺寸极大化而造成的面积浪费与成本飙升等一系列问题。

TrendForce 也预测了台积电 CoPoS 的量产时间线，TrendForce 指出，台积电目前聚焦 CoPoS 并锁定 "310 × 310" 毫米基板尺寸，预计 2026 年是相关设备与材料商的关键验证期，2027 年进入试产，2028 下半年正式量产。台积电董事长魏哲家此前也曾表态，预估需要 2-3 年 CoPoS 产量才会达到相当大的规模。

由此可见，接下来的半年里，将是一众全球顶级半导体设备厂商集中 " 竞标 " 台积电 CoPoS 项目的关键时期。毕竟，若能借此机会一举 " 中标 " 台积电 CoPoS 项目，将有机会赢得未来数年甚至台积电下一代先进封装可能释放出的大量订单。

日系与台系主导，半导体设备迎重大利好

根据中国台湾电子时报报道，台积电的设备清单显示，目前包括玻璃基板处理、光阻涂布、曝光、镀铜、研磨、贴片、塑封、检测、最终分选等细分环节，各设备厂商已全面卡位，并陆续进入了台积电 CoPoS 项目的验证与认证阶段。

首先，在曝光与涂布相关设备方面，日本佳能（Canon）、德国 SUSS、日本 TEL、SCREEN 等厂商的相关产品已完成导入。典型比如佳能，如今 AI 芯片对多芯片组合和先进封装需求正持续增加，日本佳能也较早布局了先进封装领域专用的光刻设备，目前几乎垄断了主要芯片制造商在后段工艺的光刻设备市场。

针对 300mm 晶圆的先进封装领域，佳能的 FPA-5520iV 系列（晶圆级封装）设备能被用于 FOWLP（扇出型晶圆级封装）和 2.5D 中介层的高密度重布线层（RDL）。采用 i-line 光源（365nm），分辨率达到 1.0 μ m L/S，套刻精度约 ≤ 0.15 μ m，兼顾了细线宽和高产能，能够解决传统掩模对准器在细间距重布线层（RDL）上精度不足的问题。

另外，日本佳能的 FPA-8000iW 系列（面板级封装）设备则是佳能专门为 FOPLP（扇出型面板级封装） 推出的大尺寸基板步进式光刻机。它最大可处理 "515mm × 510mm" 或 "600mm × 600mm" 的方形面板，分辨率同样可达 1.5 μ m L/S（甚至更优）。相比于晶圆级封装，它在一块面板上能切割出更多芯片，直接降低了单颗芯片封装成本，是佳能抢滩 FOPLP 高产能市场的核心武器。

不止日本佳能，德国 SUSS 也在先进封装领域拥有深度布局。德国 SUSS 专门针对 FOPLP 领域推出了面板级掩模对准器（MA/BA8 Gen2）平台，最大可处理 "600mm × 600mm" 的方形面板。同样可实现 2 μ m 级别的 RDL 线宽，配合高精度对准系统，帮助封装厂在一块面板上一次性获得更多芯片，大幅降低单颗封装成本。

除此之外，其 ACS 系列（如 ACS300）涂胶 / 显影系统能够支持 300mm 晶圆及方形面板，适配聚酰亚胺（PI）、聚苯并噁唑（PBO）、苯并环丁烯（BCB）等封装常用光敏介质。ACS 系列（如 ACS300）涂胶 / 显影系统可提供优越的膜厚均匀性和显影均匀性，与 SUSS 自身的光刻机工艺匹配度高，形成 " 光刻 + 涂胶显影 " 的解决方案组合。

当然，日本 TEL、SCREEN 等半导体设备巨头在先进封装用曝光与涂布设备领域也都有一系列产品布局，均可被用于台积电的 CoPoS 产线。

其次，在镀铜设备方面，应用材料、科磊等顶级半导体设备厂商均已进入台积电供应商名单。以应用材料为例，针对前道互连与先进封装领域，应用材料以 "Producer Raider ECD" 为核心主力机型。该平台最大的特点是多腔室集成，可在同一平台内完成镀铜、退火及边缘清洗等步骤。其优势深度体现在对高深宽比（HAR）TSV（硅通孔）的无缺陷填充上，通过拥有技术专利的多步骤电位控制和对流增强型化学液流动，从底部向上完美填充，杜绝缝隙和孔洞。

在先进封装领域，2.5D 中介层和 3D NAND 堆叠当中的 TSV 深宽比极高，因此传统镀铜方案易产生 " 夹断 " 效应。应用材料的 Raider 平台能够通过抑制添加剂在孔口的过度积聚，实现从孔底到孔口平滑的无缝填充，这是应用材料最重要的技术护城河之一。

然后，在基板研磨、激光加工领域，日本 DISCO 几乎占据着全球绝大多数的市场份额，当然日东电工（Nitto）、琳得科（LINTEC）等亦具备行业领先优势。典型以日本 DISCO 的基板研磨设备为例，代表机型包括 DFG8540/8560，不仅能够实现在线厚度测量与反馈控制，优势更在于多轴独立驱动与多孔陶瓷真空吸盘的密切配合，它能对键合后的异质晶圆（如玻璃载板 + 器件晶圆）进行无翘曲、高平坦度减薄，全晶圆厚度偏差可控制在 1 微米以内。

其中，TAIKO（太鼓）工艺是日本 DISCO 的招牌专利技术。传统减薄会将晶圆背面完全磨掉导致边缘锋利、易碎裂。TAIKO 工艺只在晶圆中心区域减薄，保留边缘约 3mm 的完整厚度作为支撑环。这让薄晶圆（可薄至 50 μ m 以下）无需临时键合载片就能直接进入后续 TSV、离子注入等高压工序，很好的解决了 3D 封装中薄晶圆传输与翘曲的物理极限问题。

最后，在塑封设备方面，日本 TOWA、YAMADA 均已进入供应链名单。以日本 YAMADA 为例，在半导体塑封设备领域，APIC YAMADA（山田尖端科技）与日本 TOWA 并称为全球半导体塑封市场 " 双寡头 "。不过，两者的技术侧重点颇为不同—— TOWA 的优势在于晶圆级 / 面板级压缩成型技术领域，而 APIC YAMADA 则着重于传递模塑（Transfer Molding）技术，在晶圆级和面板级压缩成型领域形成了差异化的技术布局。

在半导体塑封技术领域，APIC YAMADA 拥有 " 超多段注射与压力控制 "、" 真空模塑 " 等先进技术，代表产品有 Y1S / Y2S / Y4S 系列，以及 YLC 系列。在扇出型封装领域，拥有 " 液态与颗粒树脂双支持 "、" 极低压合模技术 " 以及 " 离型膜自动更换与张力控制 " 等核心技术，代表产品有 C-300 系列，LPM-600 以及 CLM 系列等。

除了上述供应商之外，在台积电 CoPoS 项目集中 " 竞标 " 的大背景下，诸多新晋供应商同样获得了 CoPoS 设备测试样机订单的机会，比如泛林集团（Lam Research）、倍利科技、Manz 亚智科技、东捷科技、晖盛科技、辛耘等多家半导体设备厂商均已取得进展。

例如，泛林集团将提供镀铜设备以及 UBM 蚀刻设备供台积电测试；Manz 亚智科技耕耘玻璃基板为基础的 TGV 重布线（RDL）制程及蚀刻和电镀设备；东捷科技结合子公司富临科技，抢攻镭射制程与玻璃载板应用，布局 TGV 玻璃通孔与重布层制程技术；晖盛科技开发玻璃蚀刻与表面处理解决方案；辛耘则获得了湿制程设备相关订单；致茂布局 CoPoS 相关晶圆测试设备；印能科技耕耘 CoPoS 相关高压真空除泡系统（VTS）及翘曲抑制系统（WSS）等等。

由此可见，几乎美日德以及中国台湾等地区的全球顶级半导体设备公司都加入了台积电的 CoPoS 产线项目的 " 竞标 "。借此机会，未来几年，全球半导体设备市场有望迎来新的 " 增量 "。

对于众多迫切寻求全新增长渠道的半导体设备企业来说，台积电的 CoPoS 无疑是当前最具吸引力的项目。若能获得台积电官方认可，不仅能极大的保障公司业绩未来数年的高速增长，更有机会融入台积电 CoPoS 之后的下一代先进封装产线，为公司的长期发展锚定方向。

不过，这场顶流玩家之间的 " 游戏 " 将随着台积电 CoPoS 产线测试的持续深入而变得愈发残酷。大量竞争者的下场 " 竞标 " 和产线实测，最后也只会有少数几家 " 幸运儿 " 入围。得益于头部企业的数量和竞争力优势，日本和中国台湾厂商将有较大几率赢得这场 " 淘汰赛 "，美国厂商自然也毫不逊色。但最终的决定权，依然掌握在台积电手中。