Rapidus 宣布，与 EDA 领导厂商 Cadence（楷登电子）展开合作，推动基于代理 AI 用于先进节点的 SoC 设计，目标是将芯片设计的周转时间（TAT）减半。这次合作结合了 Rapidus 为先进节点半导体打造的 AI 原生设计与制造生态系统，与 Cadence 基于代理 AI 的设计编排技术相结合，以支持设计团队提升生产力、缩短上市时间、以及在整个 SoC 设计生命周期内提高设计质量。 

去年 Rapidus 推出了一套 AI 设计工具，以支持其 Rapidus   AI 辅助设计解决方案（Raads），这是帮助实现其快速统一制造服务（RUMS）概念的关键举措。当时 Rapidus 就表示，从 2026 年开始发布多个工具，将与工艺设计套件（PDK）和参考流程一起提供给客户。

现在 Rapidus 带来了 Raads   Navigator 和 Raads   Indicator，利用 LLM 为设计者提供质量保证和协助，帮助他们解决设计问题，扩展了 Raads 产品线。新工具将与 Cadence 的 InnoStack   AI Super Agent 集成，实现了基于代理 AI 的设计编排，跨越关键的 SoC 设计工作流程。

通过从架构探索的初期阶段到实施和签约，自动化和管理任务，并在整个设计生命周期中应用数据驱动优化，Rapidus 支持先进节点设计的复杂性管理、改进设计可预测性和工程生产力，助力达成缩短芯片设计周转时间的目标。

超能网公众号

扫码关注我们，浏览热门硬件评测

随时查看最新天梯榜