（来源：中国电子报 中国电子报）

AI 的算力叙事，正在从性能比拼转向价值主导。智能体的出现，是 AI 与实际业务负载耦合渐深的标志。在这种逻辑下，开发者和下游客户需要的，不仅是算力数字，而是以更低 Token 成本、更短周期、更低复杂度以及最贴合实际业务的方式调用算力。RISC-V 模块化、指令可定制、灵活可裁剪的优势，既能将 AI 计算能力内化到指令集层面，又能以 " 工作负载定义芯片 " 的颗粒度定制 AI 硬件。随着大模型、智能体步入落地期，RISC-V 风口已来。

AI 为 RISC-V 带来高性能计算突破窗口

从算法演进、智能体等 AI 当前产业需求，到数据中心、端侧等具体 AI 部署场景，RISC-V 都有着独特的契合度。

当前，AI 正在飞速演进，且迭代速度持续提升，这种急剧变化的计算需求，恰恰是 RISC-V 的 " 舒适区 "。北京 RISC-V 数字基础设施创新中心总经理陈景伟向《中国电子报》表示，当前 AI 的各种算法演进得非常快，但 RISC-V 总能搭出更适合 AI 算法的架构，因为 RISC-V" 太底层、太原生 "。加上 RISC-V 没有历史包袱和授权上的各种商业考量，反应速度非常快。因而，越是急速发展且多元化的计算需求，越适合用 RISC-V 去构建。

同时，AI 不断升级的性能指标，带来了 RISC-V 指令集生态增量市场的机遇。陈景伟指出，如果 RISC-V 的基础指令集是一把螺丝刀，扩展指令集就是各种型号的批头，可以按需更换到螺丝刀上以维修不同精密度的设备。当新的计算需求出现，做一个相应的扩展指令集加入基础指令集，就可以快速搭建面向新需求的架构。

随着 AI 应用形态从对话型工具演进为能够自主执行多步骤任务的智能体，CPU 在数据中心市场重焕价值。赛昉科技创始人兼 CEO 徐滔向《中国电子报》指出，智能体让 CPU 重新成为数据中心的价值核心，但其角色不再是计算中心，而是系统总调度员。智能体需要完成任务拆解、工具调用、数据库查询、权限校验、结果验证等一系列复杂的系统级操作，这些恰恰是 CPU 的强项。

CPU 的重新崛起，为 RISC-V 向高性能计算突破带来机会窗口。上海灵睿智芯联合创始人、副总裁李华庆向《中国电子报》表示，随着智能体的形态和平台越来越多，单一芯片架构难以高效支撑各种智能体和 AI 催生的复杂长尾业务，需要结合具体的工作负载和业务特性进行优化。RISC-V 采用模块化的设计理念，既能够按需选择指令，也可以添加自定义指令，实现 " 工作负载定义芯片 "，对于智能体玩家极具吸引力。

除了数据中心，端侧 AI 推理也是 RISC-V 的市场机遇。一方面，端侧推理场景算子种类相对可控，绝大多数非线性算子适配 RISC-V 向量扩展；另一方面，在端侧这一成本和功耗敏感的场景中，RISC-V 在能效比和功耗控制上的能力已经得到验证。

切中 AI 需求构建 RISC-V 算力底座

要将 AI 带来的市场空间转化为 RISC-V 的产业机遇，关键在于结合 RISC-V 先天优势，构建切中 AI 需求的算力基础设施。面向 AI 对高并行、高带宽、高能效的全新要求，RISC-V 正在围绕扩展指令、芯片设计理念、AI 框架及工具适配等环节，进行系统性革新。

指令集是算力设计的根基。RVA23 配置文件规范的发布，以及新矩阵扩展指令集的制定，为提升 RISC-V 在 AI 领域的计算性能绘制了底层蓝图。中国电子工业标准化技术协会 RISC-V 工委会执行秘书长周萌在《中国电子报》发表的署名文章中提到，向量扩展、矩阵扩展和异构集成是 RISC-V 构筑 AI 算力平台的三个核心模块。

其中，向量扩展可高效应对快速变化的 AI 算子库，RVV1.0 内置归约原语、可变向量长度等特性，类似 Softmax 算子、RoPE 算子的计算特性都能通过 RVV 扩展的原语高效实现。

矩阵扩展规范体系正在推进 IME（集成矩阵扩展）、VME（向量—矩阵扩展）、AME（独立矩阵扩展）三条并行技术路线，覆盖从低功耗嵌入式、主流推理芯片到高算力全场景，三者将共享统一编译路径以避免生态碎片化。

异构集成则以 " 专用 AI 芯片 / 模块 + 支持向量的处理器 + 控制 CPU 核 " 架构，覆盖规整运算、非线性算子、主要任务负载、控制流、任务调度、长尾算子等不同算力需求。

要将 RISC-V 关键架构标准及扩展指令集的功能 " 兑现 " 为实实在在的硬件性能，离不开芯片设计层面的逐项实现。奕斯伟计算高级副总裁、CTO 何宁向《中国电子报》记者指出，在 x86、Arm 架构主导的传统算力市场中，芯片设计往往聚焦通用计算，依托强单线程性能、复杂调度机制适配常规任务。而 AI 计算以海量并行张量运算、数据流驱动为核心特征，对 RISC-V 芯片的设计理念与核心指标带来新的要求：

在设计思路上，传统芯片架构较为封闭，AI 算力多作为外挂模块补充。面向 AI 场景的 RISC-V 芯片则转向异构融合架构，凭借指令集开源开放可定制的优势，原生搭载向量、矩阵等加速单元，同时优化存算协同架构，适配大模型密集运算需求和多元 AI 运算场景。

性能维度上，传统产品侧重单核主频表现。AI 应用则要求芯片强化并行处理能力，支持多精度混合计算，搭配高带宽内存架构，缩减数据交互时延，保障推理与训练任务高吞吐、低延迟运行。

兼容性与能效方面，传统架构生态绑定性较强，轻量化 AI 运算适配不足，功耗优化偏向通用场景。RISC-V 既要顺畅适配主流 AI 开发框架，也要把 AI 专属能效作为核心考量，借助稀疏计算、功耗管控技术降低无效损耗，匹配端、边、云不同功耗使用场景。

平台集成度上，为提升芯片可拓展性，新的芯片设计多采用 Chiplet 封装，实现各类算力芯粒高速互联，软硬件深度协同，架构可灵活弹性扩容，以满足不同形态 AI 设备的部署落地需求。

面向高性能领域建立协同互信机制

高性能芯片通常负载着企业核心业务。尤其在人工智能相关的数据中心、具身智能、智能驾驶等高价值、高可靠领域，无论芯片出现问题还是生态适配不够完善，都可能为企业和用户带来难以估量的损失。因此，即便下游企业有意愿采用或迁移到 RISC-V，也会存在 " 不愿意第一个吃螃蟹 " 的观望心态。

" 高价值、高可靠领域一旦出问题，代价很高，因此需要灰度测试。"openKylin 生态委员会主任李震宁向《中国电子报》记者指出，" 不能简单呼吁大家支持 RISC-V，而是要通过可验证的产品、可复现的数据、可持续的维护机制来建立信任。"

围绕如何增强上下游协同互信，李震宁提出五点建议。

一是建立联合验证平台。芯片厂商、操作系统厂商、整机厂商、应用厂商和行业用户应围绕典型场景建立联合实验室或联合测试平台，将兼容性、稳定性、性能、功耗、实时性、安全性等指标长期跑起来，而不是项目验收前临时适配。

二是形成公开透明的兼容清单和问题闭环。哪些硬件支持到什么程度、哪些驱动已经稳定、哪些软件包存在问题、哪些场景已经验证，都应该持续更新。

三是推动参考设计和示范项目。对于人形机器人、工业控制、边缘 AI 等领域，可以先形成 " 芯片 + 操作系统 + 中间件 + 应用 " 的参考方案，让下游企业不是从零开始试错，而是在已有样板上做二次开发。

四是建立长期维护和责任边界。高可靠行业最关注的是出了问题谁来修、多久能修、版本能维护几年。操作系统社区和上下游企业要联合起来，在 LTS 版本构建、补丁维护、安全更新、回归测试、认证适配和售后服务等方面提供稳定预期。

为 " 如意 " 操作系统在 RISC-V 架构下的 AI 技术优化、智能桌面环境和高性能计算等方面提供支撑（来源：openKylin 公众号）

五是让生态伙伴共享收益、共担风险。RISC-V 生态不是单个企业能独立做成的，需要芯片、系统、整机、应用、用户共同投入。openKylin 这类开源根社区的价值就在于，把不同环节的能力组织起来，通过开源协作降低重复投入，让每个参与方都能在生态成长中受益。

此外，面向智能体对运算并发度、响应时延与数据带宽的严苛要求，软件生态依然是当前 RISC-V 产业的最大壁垒，包括行业尚未形成统一技术规范、软件协同门槛高、实时调度与安全防护能力有待提升、缺乏成熟方案和先例、缺乏复合型人才等，需要产业链协同攻关。何宁建议，基于 RISC-V 优势，从软硬件协同、产业协作、场景落地等多个维度完善 AI 生态建设。

在硬件上，发挥模块化设计优势。RISC-V 可通过向量、矩阵与 AI 专用指令扩展强化算力基础，构建多算力单元融合架构，搭配高速互联与 Chiplet 封装形式，覆盖各层级 AI 计算需求。

在软件端，以生态兼容适配为关键，打通主流 AI 框架与开发工具链，搭配成熟操作系统优化异构资源调度，缩减应用迁移成本，同步健全本土工具链，筑牢软件配套基础。

在产业端，汇聚上下游企业、开源社区力量，统一技术规范。以成熟开发平台为标杆，吸引多方主体共同参与研发适配，壮大产业生态规模。

在场景端，采取差异化发展思路，依托低功耗优势布局终端智能应用，凭借高性能异构芯片发力边缘推理业务，协同高端算力探索云端大模型服务，打造端边云协同体系，走出区别于 x86、Arm 的特色 AI 发展路径。