芯片想要跑得更快，过去最主要的办法，是把晶体管做得越来越小。但当芯片制程不断逼近物理极限、研发和生产成本越来越高，性能还能不能继续提升？

7 月 24 日，在济南举行的 2026 山东数字强省宣传月启动活动上，华为技术有限公司山东副总经理、产业发展与生态部部长赵颖恪介绍了华为提出的 " 韬定律 "。这一定律试图回答的，正是芯片产业面临的这道难题。

过去半个多世纪，芯片产业的发展主要遵循摩尔定律。简单来说，就是把晶体管做得更小，在同样大小的芯片中装进更多晶体管，以此提高性能、降低成本。但随着制程越来越先进，晶体管进一步缩小的难度和成本都在快速增加。仅靠追求更小的纳米数字，已经越来越难以支撑不断增长的算力需求。

华为提出的 " 韬定律 "，把关注点从 " 空间 " 转向了 " 时间 "。

如果说摩尔定律关心的是芯片里的元件还能做多小，那么 " 韬定律 " 关心的就是：一个计算任务到底需要多长时间才能完成，信号在芯片内部能不能少绕路、少等待。

这有点像一座城市。过去提高运输效率，主要依靠把厂房和仓库建得更加紧凑；当空间已经很难继续压缩，就需要重新规划道路、调整厂房和仓库的位置，让车辆少绕路、少堵车。即使城市面积没有缩小，运输速度仍然可以提高。

华为提出的 " 逻辑折叠 " 技术，作用与此类似。它不是简单地把芯片堆叠起来，而是重新安排部分电路的布局，缩短信号传输的关键路径。信号走的路更短，耗费的时间和电量就可能更少，芯片性能和晶体管密度也有望得到提升。

这种优化并不只发生在芯片内部。根据华为介绍，" 韬定律 " 覆盖器件、电路、芯片和整个计算系统：既优化晶体管和线路，也调整软件、芯片架构以及不同设备之间的连接方式。它的核心只有一个——尽可能压缩计算过程中被传输、通信和等待消耗掉的时间。

华为公开信息显示，过去 6 年，该公司已经按照这一路径设计并量产 381 款芯片。计划于 2026 年秋季面世的麒麟芯片，将率先采用逻辑折叠技术。华为提出的目标是，到 2031 年，相关高端芯片的晶体管密度达到与 1.4 纳米制程相当的水平。

山东拥有集成电路材料、设计、制造、封装测试等产业基础。当芯片性能提升从单纯追求先进制程，转向制造、封装、设计和系统协同发力，产业链上的企业就有了更多参与空间。

人工智能带来的算力需求仍在快速增长。面对芯片产业的共同难题，" 韬定律 " 还不是一道已经写完的答案，但它至少提供了一种新的解题思路：芯片不只是要做得更小，还可以让信号跑得更快、让系统配合得更好。

在熟悉的道路越来越难走时，寻找新的路，本身就是进步的开始。

（大众新闻记者 王嘉一）