快科技 7 月 24 日消息，SK 海力士正在推进一项面向端侧 AI 的新型内存技术 3D 堆叠 DRAM，并已开始招聘相关工程师，与美国客户联合设计芯片方案。

这项技术的核心思路，是把 DRAM 直接堆叠在逻辑芯片上，相比传统的 PoP 封装，它能缩短芯片之间的连接距离，提供更多数据传输通道，从而提升带宽、降低延迟，同时改善功耗表现和空间利用率。

从 SK 海力士发布的招聘信息来看，公司正在美国圣何塞招募 3D 堆叠 DRAM-on-Logic 设计工程师，岗位职责包括与美国客户密切合作，主导相关逻辑芯片的联合设计。

外界认为，这说明 SK 海力士已不只是进行前期技术储备，而是在为后续落地提前做准备。

SK 海力士之所以押注这项技术，主要是因为端侧 AI 设备对内存提出了更高要求，随着生成式 AI 逐步进入智能手机、可穿戴设备、机器人等终端，本地运行 AI 模型需要更高带宽、更低功耗以及更紧凑的芯片方案，传统封装方式正越来越难满足需求。

业内普遍认为，手机处理器将是这类技术最有希望率先落地的场景之一，手机处理器本身就是终端设备的核心计算芯片，苹果、高通等厂商也一直在推动更先进的工艺和封装，以提升端侧 AI 能力。

值得注意的是，SK 海力士此前已经凭借 HBM 在 AI 服务器内存市场占据重要位置，如今又开始布局面向端侧 AI 的 3D 堆叠 DRAM，也意味着其正提前卡位 HBM 之后的新一轮 AI 内存竞争。

今年 4 月，SK 海力士管理层也曾公开提到，除了定制化 HBM 之外，公司还在推进高带宽闪存 HBF 以及 3D 堆叠 DRAM-on-Logic 等新方案，目标是针对不同 AI 负载提供更合适的存储产品。

整体来看，如果说 HBM 主要受益于数据中心 AI，那么 3D 堆叠 DRAM 瞄准的则是智能手机、可穿戴设备和机器人等端侧 AI 市场。

SK 海力士此次启动相关人才招聘，也释放出一个明确信号，下一代 AI 内存之争，正在从云端延伸到终端。

【本文结束】如需转载请务必注明出处：快科技

责任编辑：知微