快科技 7 月 27 日消息，三星在 HBM（高带宽内存）上继续往前加码，这次瞄准的是下一代 HBM5。

三星电子相关负责人在技术发声中表示，HBM5 预计需要在 HBM4E 基础上把运行速度再提升 50% 以上，为此三星计划在 HBM5 的底座芯片（Base Die）上直接导入 2nm 工艺。

这个底座芯片，就是 HBM 堆叠结构最下层、负责和 GPU 等外部处理器交换数据的关键逻辑芯片，从 HBM4 开始，底座芯片就已经从传统存储工艺切换到了更先进的代工工艺，HBM5 再往前一步上 2nm，说明厂商已经把底座当成决定整体性能和功耗表现的核心战场来打。

技术上，三星计划在 2nm 底座芯片上采用 GAA 晶体管结构，也就是全环绕栅极结构，同时还会继续提升 TSV 硅通孔的堆叠密度，为后续更高容量和更高带宽的 HBM 产品做准备。

换句话说，HBM5 不只要更快，还要在集成度和能效上继续补短板。

回顾上一代产品，三星今年 2 月已经量产 HBM4，5 月又出样了 HBM4E 12 层样品，目前底座芯片用的是成熟度更高的 4nm 第四代工艺。

现在先发布 HBM5 的工艺规划，也表明三星想在下一代 HBM 竞争中更早把路线图讲清楚。

除了存储本身，三星这次还强调了自己的 "turnkey" 一体化优势，也就是从存储、代工到先进封装一起做，试图通过更早介入设计阶段，把速度、功耗、散热和良率一起优化。

这类打法在 AI 芯片竞争越来越激烈的当下，其实就是在抢下一代高端方案的定义权。

从更现实的角度看，这次释放的信息还有一个重要背景，那就是高端 HBM 需求仍很紧张。

三星一方面在推进 2nm 底座芯片方案，另一方面也在借 HBM4、HBM4E 和代工业务持续扩大客户合作，目的就是在 AI 算力芯片生态里站稳更靠前的位置。

【本文结束】如需转载请务必注明出处：快科技

责任编辑：知微