过去芯片算力的提升主要依赖于晶体管的持续微缩和芯片面积的提升，但随着摩尔定律明显放缓，尖端制程工艺越来越逼近物理极限，单芯片的面积已接近光罩极限。在此背景之下，通过先进封装技术把多个小芯片互连、封装在一起，让它们像单一芯片一样高效协同工作，已成为延续性能增长的核心路径。

近日，半导体大厂英特尔（Intel）对外展示了其在美国先进封装领域的最新技术进展。通过位于新墨西哥州 Rio Rancho 的先进封装厂区，英特尔正积极推进 Foveros 3D 堆叠、EMIB 硅桥接，以及 2026 年最新开发的 EMIB-T 技术，全力突破物理极限，抢攻下一代 AI 芯片与数据中心处理器商机。

新墨西哥州 Fab 9 厂区华丽转身，突破光罩极限

英特尔表示，公司深耕先进芯片封装多年，其位于美国新墨西哥州 Rio Rancho 的厂区已成为全美先进封装的技术领航者。英特尔新墨西哥州 Fab 9 先进封装厂经理 Katie Prouty 表示，在 1980 年代，这个厂区曾是 6 寸晶圆制造的领导者。40 多年后的今天，情况发生了翻转，这里已成为美国先进封装的领先基地。

该厂区在 1980 年创立之初仅有 25 名员工，如今已壮大至拥有 2,700 名员工与 500 家供应商的规模，成功将关键的先进封装技术推向市场。而面对 AI 带来的极致运算需求，英特尔在此厂区展现了突破物理限制的实力。其先进封装技术成功将封装尺寸扩展至当前业界标准的 8 倍，并预计在 2028 年进一步达到 12 倍以上，大幅拓宽了光罩极限（Reticle Limit）。芯片设计不再局限于单一芯片，而是转向将多个专用芯片互连于单一巨大封装中。

Katie Prouty 指出，已有客户为此技术慕名而来，这将持续深化客户对英特尔代工（Intel Foundry）的信任与信心。

Foveros 3D 堆叠技术，如同制作披萨的芯片重组艺术

在 Fab 9 厂区中，最核心的先进封装工艺之一便是将多个小芯片堆叠成单一高性能系统的 Foveros 3D 堆叠技术。新墨西哥州 Fab 9 首席工程师 Chris Seibert 以 " 披萨 " 来比喻这项高精密技术。

Chris Seibert 指出，在晶圆厂内，芯片贴装工具是 Foveros 工艺的第一步。从机器的一端送入作为 " 披萨饼皮 " 的硅晶圆中介层，另一端则送入你想要的 " 披萨配料 "，也就是各类专用的小芯片，机器会精准地将这些配料贴装在饼皮上方。然后，经过将小芯片贴装于硅中介层上，再传送至专用加热工具（烤箱）将整个系统烘烤结合在一起，再经由名为 FOUPs 晶圆传送盒的天车系统，将晶圆传送至另一台机器之后，在芯片下方及周围填充环氧树脂（Epoxy），确保整体结构被紧密压实固定。最后，使用水冷刀片将晶圆精确切割成单个独立的封装。

Chris Seibert 强调，Foveros 技术的最大优势在于允许将来自不同设计或不同制程节点的芯片，全部整合在同一个晶圆上。Foveros 技术使芯片运作速度更快、能处理庞大工作，并能通过将耗电电路置于更具能源效率的制程节点上，延长设备的电池寿命，使设备更轻薄、积更小，且不牺牲任何性能。

除了垂直堆叠的 Foveros，英特尔代工在 2D 水平互连上则依赖于 EMIB（嵌入式多芯片互连桥技术。不同于其他晶圆代工厂可能采用成本高昂的 " 硅中介层 " 做为芯片间的连接层，英特尔的 EMIB 技术选择仅在基板中需要连接的部位嵌入微小、高速的硅网桥。这就像是一条数据通信的高速捷径，不仅大幅降低了制造成本，更能将多个并排的芯片转化为强大的 AI 运算引擎，非常适合用于数据中心等需要多芯片协同工作的高复杂度产品。

而英特尔最新推出的 EMIB-T 技术，则在原本的硅网桥中加入了专用信道，能够将电力 " 直接 " 输送至芯片内部，而非绕道而行。这项创新不仅显著提升了整体电源效率，更优化了最新高带宽内存（HBM）技术所需的信号路由。英特尔称，这项技术不仅仅带来速度，更带来了设计的自由。

英特尔强调，唯有英特尔代工能够将来自不同来源的芯片块，直接混搭到业界尺寸最大的基板上，而这种高度灵活弹性，正是支持下一代数据中心 AI 引擎持续运转的最强基石。

面对生成式 AI 带来的算力大爆发，英特尔强调，通过深根美国本土的先进封装产能，搭配 3D Foveros、2.5D EMIB 以及崭新的 EMIB-T 技术，成功建立起高弹性、高效率且具备成本优势的芯片制造生态系。

编辑：芯智讯 - 浪客剑