功率密度不断攀升，使得发热、应力与器件老化越来越难以预测，必须在设计流程的更早阶段就加以处理。

核心要点：

光子技术能够以更低功耗实现数据高速传输，但必须提前充分评估热效应、翘曲变形以及其他各类应力带来的影响。

多裸片组装结构的瞬态热行为分析十分复杂，但掌握该特性能够实现粒度更精细的性能与热优化。

当前尚缺少可以精准预测热加速老化效应的工具。

专家圆桌访谈：《Semiconductor Engineering》围绕热效应对光子器件、瞬态特性以及系统可靠性的影响展开座谈。参会嘉宾包括：新思科技产品总监林朗；Silvaco 业务拓展副总裁 Jack Berg；Vinci 半导体与电子业务负责人 Satish Radhakrishnan；是德科技 EDA 新市场管理总监 Chris Mueth；西门子 EDA 产品管理高级总监 John Ferguson。以下为本次闭门访谈摘录，访谈举办于近期设计自动化大会。本文为系列文章第二篇，第一篇可参阅《从晶体管到数据中心的热分析扩展》。

SE（本刊）： 数据传输会消耗功耗，进而产生热量。我们如何在不超出功耗预算的前提下保障数据持续流转？光子技术是否就是解决方案？但即便是光子方案，同样会遭遇热相关问题。

Mueth： 光子技术有望缓解数据中心的性能瓶颈，但目前还无法实现大规模扩展。搭建大型光交换矩阵需要大量元器件，会带来很高损耗。因此我们需要重新审视光子系统的整体架构，很可能要采用可扩展的模块化设计思路。另一个难题是热敏感性，必须做好热稳定控制。即便如此，光子芯片内部依然会配置加热器来做器件调控。大型光交换矩阵需要的控制单元数量十分庞大。芯片内部有成千上万个加热器需要管控，该如何完成器件校准，保障足够性能？如果攻克这个难题，行业发展空间会被打开。但这依旧无法消除光子芯片本身的损耗，该问题仍需要依靠模块化、可扩展架构来解决。

SE： 这引出另一个问题：系统不再只包含单一类型处理单元。从 GPU 切换到 CPU，两者发热量是否相同？如果遇到短时高负载工况，发热量又会发生怎样变化？如何实现全域散热，保证各处温度均匀？

Radhakrishnan： 共封装光学（CPO）在一定程度上尝试解决该问题，将硅光器件集成进封装内部，把电子集成电路 EIC、光子集成电路 PIC 的体积做小，并尝试实现热隔离。但在做全系统仿真的时候，往往会缺失瞬态特性分析，而瞬态特性恰恰至关重要。热量传导存在时延，当 ASIC 芯片又一轮高负载到来时，上一轮产生的热量还没有消散。哪怕微小的温度偏移，就会改变环形谐振器的工作状态。我们需要对整个系统做瞬态域联合仿真，以此保证器件电学与光学功能可靠。实现系统的瞬态域仿真是共封装光学技术落地推进的关键。

Mueth： 说得很对。不同器件的时间常数差异会带来大量问题。在共封装光学方案中，电子驱动芯片 EIC 一般放置在光子芯片 PIC 附近甚至上方，由此产生热串扰，干扰光器件工作。同时还会引入新的应力，应力对光信号的影响甚至会超过温度本身。必须理清这些取舍权衡，兼顾两者优势；简单挪动器件位置，反而可能让整体性能恶化。

SE： 那如何保证热传感器可以一直正常工作？

Mueth： 可以在校准阶段完成验证。也可以在光子 PIC 内部加入嗅探监测环路，但会极大增加设计复杂度。

Ferguson： 我们可以调整器件布局来缓解热量累积，但挪动大型器件又会引入新应力。这类应力对光信号的影响甚至大于热效应。需要充分评估各项取舍，兼顾多方面优势。

Lin： 可以把硅光子器件类比成模拟电路。模拟电路与数字电路热行为差异巨大。数字晶体管依靠开关电流工作，焦耳热效应相对温和。但硅光子与模拟器件持续存在直流电流，同时信号摆幅大，电流会流过波导等互联结构，产生大量热量。CPO 系统的工作恰恰需要这部分热量，用来保障 EIC 驱动芯片正常工作。但如果大量加热器集中在一起，如何摆放器件，既要保证全部器件正常工作，又不能在加热器区域形成热点？应力也是硅光子器件可靠运行必须考虑的一大难题。

SE： 热量会引发翘曲。把两片已经翘曲的薄芯片贴合在一起，虽然有可能压平，但芯片变薄之后散热能力很可能会受损，是这样吗？

Berg： PIC 光子芯片的温度波动更容易造成器件特征失配，相比 EIC 电子集成电路要严重得多。针对电子集成电路 EIC 的多物理场仿真、数字孪生、代理模型，放到光子集成电路上，需求强度几乎要提升两倍；光子芯片对翘曲、温度梯度更加敏感。激光器本身就是热源，会带来可靠性风险。因此光子器件仿真不仅要做电学、力学、热学多物理场验证，还必须加入光学维度，相当于同时求解四类求解器。光子器件远比纯电子器件复杂，这也是过去三十年间，" 光子将成为下一代重大突破 " 的说法反复出现的原因，其物理层面的复杂度远超早期预估。

Mueth： 传统半导体热分析主要聚焦有源器件，常常忽略无源器件；而光子系统中，无源器件同样会受到热效应影响。

SE： AI 数据中心场景，单颗裸片已经无法满足性能需求，一个封装内部会集成多颗裸片。如何协调封装内部各个裸片，避免所有芯片始终满负荷运行？

Berg： 需要十分谨慎地进行设计。

SE： 这是一套复杂的调度管控问题，并且需要采用分层架构思路，对吗？

Mueth： 没错。做架构设计阶段就要开展热建模。需要定义 " 高性能使用场景 " 这类工作角，完成热、电、力学多维度建模，这样后续设计流程的成功率才会更高。这类建模工作必须前置完成。

Ferguson： 可以单独分别仿真各个变量，但这样无法还原完整真实工况。需要循环迭代依次求解，多次运算直到系统达到稳态，再判定稳态结果是否符合设计目标，这取决于设计对象本身。

Radhakrishnan： 观察 AI 芯片的发展方向，芯片同时面向训练与推理，追求更高带宽，驱动裸片堆叠技术发展，也改变器件热行为。我们不能只关注峰值性能，还需要关注瞬态下温度会升高多少。如果高功耗状态只维持纳秒级别，系统热余量充足，或许可以允许短时超功率运行。但该纳秒级脉冲，是每毫秒出现一次，还是每微秒出现一次？允许峰值功率触发的频次是多少？可以消耗多少热预算，让数据中心据此制定设计规范，例如 " 推理场景允许每 100 毫秒出现一次毫秒级功率脉冲 "。这是不同应用场景下可以充分利用的全新设计范式，一切取决于终端用户需求，以及实现目标性能的方式。

Lin： 回到分层模型的话题，分层模型不仅用于 AI 芯片热仿真算力扩容，还可以构建多供应商协同的产业生态。举例：HBM 厂商需要提供 HBM 芯片的分层模型，交付给系统集成商；集成商整合各类模型，搭建完整多裸片堆叠结构并开展热仿真。一方面要评估各家器件模型带来的热影响；另一方面完成整个系统的收敛。系统集成商作为最终交付主体，要保证全部模型可以对接组装，完成全系统仿真。因此分层模型是刚需，不只是出于算力考量，行业正在推进相关工作。产业生态需要统一标准，各家才可以共享模型，供集成商调用组装。

SE： 数据中心一大风险是电迁移造成数据通路老化，而热量会加速电迁移。这会对整体设计流程带来哪些影响？

Radhakrishnan： 现在很多芯片会在裸片内集成热传感器，传感器必须做在芯片内部，用于监测器件随时间的退化，以此对芯片部分模块做降频处理。但芯片整体被封装，只能依靠软件读取传感数据，再做出策略调整。车载芯片要求 10 ‑ 15 年使用寿命，该问题会更加突出。需要仿真工具辅助判断传感器摆放位置是否合理，确保可以采集有效传感数据，保障芯片长期工作稳定。业界正朝着这个方向演进。

SE： 这还会受环境温度影响，对吗？

Berg： 是的，沙特阿拉伯这类高温地区表现尤为明显。可以参考阿伦尼乌斯方程的经验规律：温度每升高 10 ℃，器件可靠性会大幅下降，该点必须重视。

Lin： 但业界缺少能够精准仿真热致老化的工具，这是技术缺口。需要工具结合物理方程，预测老化效应，并且给出改善方案。传感器只能做老化现象监测，而面向老化感知的设计优化工具目前还很匮乏。

Radhakrishnan： 这本质上属于设计裕量不足 / 过度设计的两难，理想状态下系统可以随时间动态自适应，实现难度非常大。