（来源：电子技术应用 ChinaAET）

一直以来三大内存原厂垄断英伟达 HBM 供货，但据首尔经济日报 10 月 18 日报道，台积电将大规模切入这一制程！

报道揭示，三星电子将采用全球最大晶圆代工厂台积电的制造工艺，生产英伟达下一代定制高带宽内存（HBM）的核心组件 —— 基底裸片（base die）。

这不是一条普通的代工订单消息。它触及的是 AI 芯片供应链中一个正在被重新定义的关键环节：HBM 不再只是存储颗粒的竞争，基底裸片所承载的逻辑功能、工艺一致性和系统交付能力，正在成为英伟达等 AI 芯片主导者约束供应链的新抓手。

在此之前，三星供应的所有 HBM 产品中，作为存储芯片的核心裸片（core die）与充当系统半导体的基底裸片，均由三星自主生产。如今三星决定接受英伟达的技术要求，调整 HBM 的一站式全包制造模式。

业内消息人士 18 日称，英伟达已向三家 NVHBM 供应商 —— 三星电子、SK 海力士（000660.KS）和美光提出要求：使用台积电 3 纳米工艺制造基底裸片。英伟达同时要求，核心裸片统一采用代号 1c 的第六代 DRAM 工艺。NVHBM 基于第七代下一代 HBM 标准 HBM4E 架构开发，是英伟达在 8 月发布的定制版高带宽内存。

从报道获悉，英伟达提出这一要求，是因为各家 HBM 供应商制造方案各不相同，难以基于同一套设计实现稳定一致的性能。标准化也能减轻针对每家供应商单独开展产品验证的工作量。负责三星晶圆代工业务的设备解决方案事业部（Device Solutions）经过内部评估，决定接受英伟达的要求。

报道提到，对于标准 HBM 产品，三星仍会保留一站式全包生产策略。今年三星全球率先量产第六代 HBM4，目前第七代 HBM4E 正在进行量产验证；这两款产品的基底裸片都采用三星自研 4 纳米代工工艺，核心裸片则在三星华城、平泽厂区的 1c 产线生产。

面向 AMD 等其他客户的定制 HBM，三星计划继续沿用一站式全包生产方案。同时三星也保留了在自家晶圆厂研发、生产 NVHBM 的可能性。一位业内人士表示：

" 三星正在验证，能否在自有产线上制造 NVHBM 基底裸片。这是一项预案，防止 NVHBM 需求超出台积电产能上限。"

英伟达要求统一采用台积电 3 纳米工艺生产的，是定制 NVHBM 产品的 " 基底裸片 "，并非 HBM 中负责存储数据的 DRAM 核心裸片。

在 HBM 结构中，存储核心裸片决定容量与存储阵列能力，基底裸片则承担逻辑控制、接口连接、电源管理等功能。随着 HBM 代际演进，基底裸片的逻辑复杂度上升，对先进逻辑工艺的依赖增强。换言之，HBM 的竞争力不再只由存储工艺决定，逻辑基底、接口能力和先进封装协同正在成为新的性能变量。

英伟达要求三星、SK 海力士、美光在定制 NVHBM 基底裸片上统一采用台积电 3 纳米工艺，核心诉求是 " 制造流程统一 " 和 " 性能一致 "。这背后反映的是 AI 芯片系统级交付的现实：同一款 GPU 平台需要多家 HBM 供应商，如果基底裸片工艺和制造流程不一致，就可能带来性能差异、验证复杂度和平台适配成本。对于英伟达而言，统一关键工艺节点，是在多供应商策略下维持产品一致性的工程选择，也是强化标准定义权的供应链安排。

对台积电而言，这意味着其在 AI 芯片供应链中的角色进一步外溢。从 GPU 主芯片代工，到 HBM 逻辑基底代工，台积电正在成为 AI 计算平台多个关键裸片的共同制造节点。代工竞争不再只是 " 谁拿主芯片订单 "，还包括谁能进入 HBM、先进封装和系统级交付的关键环节。