来源：半导体产业纵横

服务器技术下放手机，高通全新芯片路线浮出水面。

高通公司近期宣布，计划将自研数据中心芯片技术下放至智能手机平台，以此提升手机端人工智能运算性能，打通移动设备 AI 算力升级的全新路径。在全球端侧 AI 快速普及、智能体应用持续落地的行业背景下，移动芯片普遍面临算力充足但数据传输受限的 " 内存墙 " 瓶颈，高通此次技术迁移策略，旨在借助数据中心级的先进架构，从底层解决手机 AI 运行卡顿、功耗偏高、复杂任务算力不足等核心问题，进一步拉大自身在移动高端芯片领域的技术壁垒。

当前，手机端 AI 功能日趋复杂，智能修图、实时语音翻译、本地大模型推理、智能场景识别等高频功能，对芯片的数据吞吐能力、内存带宽以及能效比提出了极高要求。传统移动芯片沿用平面布局设计，计算核心与内存单元间距较远，数据往返传输耗时久、功耗高，严重制约高端端侧 AI 的发挥。而数据中心芯片长期针对超大算力、海量数据处理优化，拥有成熟的高带宽、低延迟技术方案。高通此次技术复用，打破了数据中心与移动端的技术壁垒，让消费级智能手机能够越级搭载服务器级的底层硬件架构，为下一代移动 AI 体验升级奠定基础。

高通执行副总裁杜尔加 · 马拉迪在接受 Semafor 媒体采访时透露，公司正面向手机、个人电脑以及车企，洽谈其全新数据中心技术套件中的核心组件合作事宜。这意味着高通的新一代高带宽计算架构并非仅限手机单一品类，而是面向消费电子、智能车载等多终端场景的通用性技术方案。随着 AI 功能从智能手机向 PC、智能汽车全面渗透，多终端统一算力架构已成为行业趋势，高通通过跨品类技术落地，能够构建全覆盖的端侧 AI 算力生态，进一步拓展其高端芯片的市场应用边界。

据行业技术资料显示，高通本次主推的核心技术为全新高带宽计算架构（High Bandwidth Compute architecture，简称 HBC），也是其布局 AI 算力竞赛的关键底牌。高通正式公布了该技术的详细落地节奏，计划在 2027 年推出第一代高带宽计算架构，完成技术定型与样品测试，基于该架构打造的全新商用芯片则将于 2028 年正式推向市场，实现规模化量产与终端搭载。清晰且明确的两年落地周期，也体现出高通对于抢占下一代端侧 AI 市场的坚定布局。

相较于传统芯片设计方案，这套全新架构实现了底层设计的颠覆性革新，彻底改变了行业多年沿用的芯片布局逻辑。传统芯片普遍采用计算单元与内存并排平铺的平面布局模式，数据需要在不同模块之间长距离传输，不仅带宽损耗大、延迟高，还会产生大量无效功耗。而高通 HBC 架构摒弃了常规平面排布思路，创新采用芯片垂直堆叠设计，通过成熟的 TSV 硅通孔工艺，将内存存储层与计算核心垂直紧密贴合，大幅拉近二者的物理距离。

这种近内存计算的 3D 堆叠架构，能够最大限度缩短数据传输路径，减少数据搬运过程中的延迟与功耗损耗，大幅提升有效内存带宽与数据吞吐效率。在 AI 推理运算场景中，芯片无需反复调度数据，可实现就近运算，既能大幅提升复杂 AI 任务的运行速度，又能有效控制设备发热与能耗，完美适配手机、车载设备对低功耗、高稳定、长续航的核心需求。

与此同时，该架构区别于行业主流的 HBM 高带宽内存方案，创新性复用成熟的 LPDDR 内存产线，在实现极致性能的同时有效控制硬件成本，兼顾终端厂商的量产性价比与消费端的普及性。根据高通官方测试数据，HBC 架构的每瓦带宽能效可达传统 HBM 方案的六倍，在移动终端有限的功耗约束下，实现 AI 算力的最大化释放。

整体来看，高通此次跨场景技术下放有着更广的布局。在移动端 AI 竞争进入白热化的当下，算力比拼已从单纯的核心性能参数竞争，转向内存带宽、数据传输、能效比等底层架构的竞争。高通通过迁移数据中心级堆叠架构，精准解决了制约移动 AI 发展的 " 内存墙 " 核心痛点。随着 2027 年架构落地、2028 年芯片商用，智能手机、轻薄本、智能汽车的本地大模型运行能力将迎来大幅跃升，端侧 AI 的实用性与流畅度也将迈入全新阶段。

* 声明：本文系原作者创作。文章内容系其个人观点，我方转载仅为分享与讨论，不代表我方赞成或认同，如有异议，请联系后台。