台积电还在赢

韩媒 ETNews 8 月 18 日报道，台积电已成功开发并验证了业界首个采用 " 超级供电轨 "（Super Power Rail，SPR）背面供电技术的埃米级 CMOS 平台 A16。这一突破的核心在于，A16 在引入背面供电的同时，保留了此前 N2P 工艺的栅极密度与设计灵活性（NanoFlex），实现了与现有设计生态的高度兼容。

随着半导体工艺向 2 纳米及以下演进，芯片内部的 " 交通问题 " 日益严峻。在传统芯片中，供电线路与信号线路共同挤在芯片正面：工艺越微缩，两条线路在狭窄空间中的相互干扰就越严重，导致布线拥塞加剧、电阻增大，进而引发电压下降（IR Drop）问题。

背面供电技术正是为了解决这一瓶颈而生——将供电网络移至芯片背面，为正面信号布线腾出空间。然而，这一技术路线长期面临一个难题：要改为背面供电，通常需要对晶体管布局和单元结构进行大幅改动，往往意味着要牺牲部分现有的设计库和工艺经验。

台积电此次在 A16 上的突破，在于它成功将供电路径完全转移至芯片背面，并通过专用触点（VB）直接连接每个晶体管的源极和漏极。更关键的是，这一过程中芯片正面的栅极结构、单元尺寸和布局面积几乎没有改变，从而保留了与现有设计的高度兼容性。

性能提升同样可观。相比 N2P 工艺，A16 在相同功耗下可将速度提升 8% 至 10%，或在相同速度下将功耗降低 15% 至 20%，芯片密度也提高了 8% 至 10%。这一特性尤其适合 AI 加速器和高性能计算芯片这类需要同时兼顾功耗与性能的产品。

在背面供电技术的商用化竞赛中，英特尔是最早起步的玩家。其 "PowerVia" 技术已率先在 Intel 18A 工艺上实现量产，但据 ETNews 报道，英特尔在测试阶段对引脚间距和金属间距进行了调整，并对单元架构进行了重新设计。三星电子也在其 SF2 工艺中推进背面供电技术的导入，预计将采取与英特尔类似的路线。

相比之下，台积电的优势在于 " 不改设计、只改供电 " ——在实现背面供电的同时，尽可能保留客户已有的设计资产和工艺经验。对于 AI 芯片设计公司而言，这意味着更低的迁移成本和更短的产品上市周期。

往期阅读：诚心满满吗？英特尔总经理直言：我们 Nova Lake 将率先登陆桌面平台