" 内存墙依旧存在，甚至情况或许还在进一步恶化。"美光HBM 设计架构方向专家拉古 · 斯里拉马内尼（Ragu Sriramaneni）于当地时间 23 日在美国斯坦福大学举办的半导体学术会议 Hot Chips 2026 上发表上述观点。

内存墙指负责运算的芯片性能飞速提升，但负责传输数据的内存跟不上运算速度，由此产生的性能瓶颈。进入人工智能时代后，这一瓶颈非但没有缓解，反而愈发严重。

斯里拉马内尼表示，AI 芯片的运算性能每两年约提升 3 倍，但承担数据供给的 HBM（高带宽内存）同期性能提升还不到 2 倍。即便搭载运算能力再强的芯片，如果数据传输通道狭窄，最终性能也会被通道速度所束缚。他预判：" 打破运算单元与内存之间的边界，全新架构设计，将会是翻越内存墙的一条路径。"

斯里拉马内尼以一款将 2 颗 GPU 与 8 颗 12 层 HBM4 集成在一起的最新封装产品举例，该封装整体芯片面积当中，内存占比约 90%。也就是说，内存占用的芯片面积，是负责运算的 GPU 的 8 倍以上。他称："HBM 体积还不及一枚邮票，却需要设计、工艺、封装技术全部完美匹配，是难度最高的产品。"

内存占用面积过大，也带来供给端的压力。要生产同等容量产品，HBM 消耗的硅片晶圆数量约为普通 DDR5 内存的 3 倍。这意味着同一工厂，HBM 的产出数量会被大幅压缩。斯里拉马内尼解释：" 技术代际迭代，该差距还在持续拉大。速度提升、芯片尺寸变大、堆叠层数增加，都会同步推高所需芯片面积。"

散热问题也越来越成为发展阻碍。他补充，随着数据交互速率不断提高，散热已经成为设计阶段需要优先考量的约束条件。HBM 为多层 DRAM 堆叠结构，发热最严重的底层产生的热量，需要穿透全部堆叠层，传导至带有散热装置的顶层。而 DRAM 一旦温度过高，就极易出现故障。他表示行业现已进入先测算散热，再搭建芯片架构的阶段，液冷散热、芯片超薄贴合等技术正成为主流解决方案。

上述各类难题，都体现在美光近期开启量产的第六代产品 HBM4 之上。HBM 将数据通路与存储单元相较上一代扩充一倍，大幅提升单次数据处理量，单颗 Cube 带宽可达每秒 2.8TB。美光正将该产品供应给英伟达下一代 AI 芯片 Vera Rubin。