技术突破来了

韩国媒体 ZDNET 报道，随着 DRAM 内存芯片制程向纳米级极限逼近，传统二氧化硅（SiO ₂）绝缘层因过于薄弱而导致电子通过量子隧穿效应大幅漏电，成为了制约国产存储芯片迈向更先进工艺的核心技术瓶颈。

据社交平台爆料者 Jukan 及供应链最新消息，国产 DRAM 龙头长鑫存储（CXMT）已成功在晶体管中应用高介电常数金属栅极（HKMG）技术，一举攻克了制约其向 1 α（1a）及更先进节点迈进的最大技术障碍。

所谓的 HKMG 技术，是指使用具有高介电常数（k 值）的氧化铪（HfO ₂）等新材料来替代传统的硅基绝缘体，并在晶体管栅极采用定制的金属堆叠层取代旧有的多晶硅。

HKMG 不仅彻底消除了导致效率降低的 " 多晶硅耗尽 " 死区，还在相同电压下大幅提升了储能能力，不仅显著遏制了漏电流和无谓的热能消耗，还让晶体管的开关切换速度大幅加快，为提升内存频率与能效表现铺平了道路。

业内分析指出，长鑫存储目前已在其基于 1z 节点的 G4 DRAM 制造工艺以及 LPDDR5X 产品线中应用了 HKMG 技术。鉴于长鑫存储此前已在研发下一代 15nm 级的 G5 DRAM 工艺，HKMG 技术的成功落地意味着其生产线即将全面向更先进的 1 α 节点过渡。

与此同时，长鑫存储在高端存储领域的研发也在多点开花：其基于 18nm G3 工艺的第三代 HBM（HBM2E）已处于风险试产阶段，G4 工艺的 HBM3 芯片正处于送样阶段，而下一代 DDR6 内存芯片也已顺利完成研发验证，距离量产仅一步之遥。

面对长鑫存储的强势追赶，包括三星、SK 海力士和美光在内的国际 " 三巨头 " 正加速向 10nm 以下（D0a）节点演进，并积极布局 3D DRAM（垂直堆叠单元）以及 4F ² 结构等次世代架构。

在 4F ² 架构下，存储单元的晶体管和电容器由水平排列改为垂直堆叠，使单个单元的表面积大幅缩减至最小特征尺寸平方的 4 倍（4 × F ²），从而在物理极限下寻求更高的集成度。

除了在技术层面上迎来重大飞跃，长鑫存储在产能扩张方面也展现出极为迅猛的势头。

供应链数据显示，长鑫存储的月产能将从目前的约 20 万片晶圆提升至今年年底的 30 万片，其中专用于 HBM 生产的月产能将达到 5 万片。随着位于合肥和上海的两座新晶圆厂加速建设，长鑫存储的月总产能未来将攀升至 60 万片，甚至有望在 2026 年至 2031 年期间实现每年约 10 万片晶圆的产能递增，并在 2031 年达到惊人的 80 万片月产能，展现出在产量上超越美光的雄厚实力。

往期阅读：英特尔 18AP 显著升级，0.5V 超低电压带来 30% 运行频率提升