IT 时代网 9 月 9 日消息，据 Chosun 报道，中国最大 DRAM 制造商长鑫存储已启动第四代高带宽内存 HBM3 的试产，但初期良率迟迟上不去，据报停留在 25% ——只有行业量产基准 " 黄金良率 "80% 的三分之一。作为对照，SK 海力士自 2022 年量产同代产品以来良率始终保持在 90% 以上。

9 月 9 日，熟悉长鑫情况的半导体设备行业高管透露，长鑫 8 层堆叠 HBM3 产品的前端工序良率约 30%，其中能通过后端工序最终检测的又只有七成左右。换算下来，投入 100 颗 HBM3，最终测试环节淘汰的接近 80 颗。

问题不在 DRAM 精细制程本身。有设备行业人士解释，长鑫用于 HBM 的 G4（17 纳米级）工艺产出的通用 DRAM 没有大问题，但 HBM 用的 DRAM 裸片面积更大、电气规格更严苛，同一工艺要满足合格标准难度大得多。也就是说，长鑫在通用 DRAM 上已达到相当水平，瓶颈出现在向高性能 HBM 转化的环节。

行业专家把症结指向 TSV 硅通孔技术——把 DRAM 裸片减薄到几十微米、再在薄硅片上钻出数千个微孔并无缝填铜，一个孔偏移或填充不满就报废整层，是半导体行业里精度要求最高的工序之一。有观点认为，追赶 SK 海力士的 TSV 成熟度需要多年积累，并非短期投入就能补齐。

目前长鑫一边持续改善良率，一边向阿里巴巴平头哥、寒武纪等中国公司小批量供应 HBM 样品。