三星与高通正在进一步扩大双方在半导体领域的合作范围，双方已经围绕 2.1D 先进封装技术展开合作，目标是为下一代高性能计算和人工智能芯片提供更高密度、更高速率的芯片互连方案。此次合作也被视为三星进一步完善先进封装技术体系、争夺 AI 芯片封装市场的重要一步。

随着生成式 AI 和高性能计算的发展，单颗芯片所需要处理的数据量持续增加，传统封装方式越来越难以满足芯片之间高速、大规模数据传输的需求。尤其是 AI 加速器通常需要将计算芯片与高带宽内存以及其他功能芯片集成在同一个封装中，因此先进封装已经成为影响 AI 芯片性能的重要环节。

目前行业最主流的高端方案之一是 2.5D 封装。这种方式通常通过硅中介层将多个芯片连接起来，使芯片之间能够实现非常高密度的信号互连。不过，硅中介层本身成本较高，而且随着封装尺寸不断扩大，其制造难度和良率压力也会进一步增加。

2.1D 封装则试图在性能与成本之间取得新的平衡。其核心特点是不再依赖传统的硅中介层，而是利用先进封装基板上的高密度微细线路，将不同芯片直接连接起来。三星方面近期展示的 2.1D 封装基板正是采用这一思路，通过更细的线路和更高密度的连接结构，在不使用硅中介层的情况下实现高性能芯片互连。

对于 AI 加速器而言，这种方案具有一定吸引力。AI 芯片往往需要在计算芯片、HBM 等高性能存储器以及其他芯粒之间传输海量数据，封装内部的互连速度和带宽直接影响整个系统的性能。如果能够通过 2.1D 技术降低中介层成本，同时维持足够高的互连密度，就有可能成为部分 AI 和高性能计算产品的替代方案。

三星目前正在积极扩大 2.1D 和 2.5D 封装技术的布局。三星电机近期展示了面向 AI 加速器的 2.5D 和 2.1D 封装基板，其中 2.5D 方案重点解决大尺寸、高层数基板的翘曲问题，并提高高速信号传输和高密度连接能力；2.1D 方案则重点利用微细线路和高密度连接技术，在没有硅中介层的情况下实现芯片之间的直接连接。

这说明三星正在尝试建立从晶圆制造、存储器到先进封装基板的一整套 AI 芯片解决方案。三星电子目前已经建立 Multi-Die Integration Alliance，通过与 EDA、IP、DSP 以及封装测试企业合作，为多芯片集成提供从芯片设计到封装测试的完整技术体系。

三星的优势在于，它并不仅仅是一家晶圆代工企业，同时还拥有全球领先的存储器业务以及先进封装能力。AI 加速器越来越依赖 HBM，而三星既能够生产逻辑芯片，也能够提供 HBM 和先进封装，因此理论上可以为客户提供更加完整的供应链方案。

高通则拥有大量高性能移动 SoC 以及其他计算平台的芯片设计经验。双方过去已经保持了长期合作关系，高通的 Snapdragon 芯片也曾采用三星晶圆代工技术生产。近年来，两家公司又进一步扩大了在移动芯片、Galaxy 设备以及人工智能领域的合作。

此次将合作范围进一步扩展到 2.1D 先进封装，也意味着高通未来可以利用三星在封装基板和先进封装方面的技术能力，探索更加复杂的多芯片集成方案。

对于高通而言，先进封装的重要性也正在不断上升。随着手机、PC 以及边缘 AI 设备越来越多地运行大型 AI 模型，单颗 SoC 需要集成的计算单元、缓存、NPU 以及高速存储资源越来越多。通过 Chiplet 和先进封装技术将多个芯片组合在一起，可以避免继续单纯依靠扩大单颗芯片尺寸来提升性能。

这种变化也与整个半导体行业的发展趋势相吻合。随着先进制程不断逼近物理极限，继续缩小晶体管尺寸所带来的成本和性能收益正在逐渐降低，因此业界开始更多依赖 Chiplet、2.5D、3D 封装以及高带宽内存等技术，通过系统级集成实现性能提升。

三星目前不仅在 2.1D 和 2.5D 领域加大投入，还在推进玻璃基板技术。与传统有机材料基板相比，玻璃具有更高的刚性和尺寸稳定性，并有潜力改善信号传输、电源完整性和散热等性能。随着 AI 芯片封装尺寸不断扩大，玻璃基板被认为可能成为下一代大尺寸先进封装的重要技术之一。

与此同时，三星还在发展 3D 封装技术，包括 X-Cube 等方案。通过垂直堆叠芯片，可以进一步缩短芯片之间的数据传输距离，并显著提高单位面积的互连密度。对于 AI 和高性能计算而言，这类技术未来可能与 2.1D、2.5D 封装共同构成三星的完整先进封装技术组合。

此次三星与高通推进 2.1D 封装合作的意义，并不只是推出一种新的封装形式，更重要的是双方正在共同探索后摩尔时代的芯片集成方式。未来的高性能芯片可能不再是一颗尺寸越来越大的单体芯片，而是由 CPU、GPU、NPU、缓存、HBM 以及其他专用芯粒共同组成一个高度集成的计算系统。

在这一过程中，封装基板的重要性将越来越接近芯片本身。芯片之间能够以多高的带宽进行通信、能否保持稳定的信号质量、封装尺寸能够做到多大，以及整个封装的制造成本和良率，都可能直接决定一款 AI 芯片最终的市场竞争力。

三星与高通此次合作也将使三星进一步获得与台积电先进封装体系竞争的机会。目前 AI 芯片市场大量采用基于 CoWoS 等技术的 2.5D 先进封装，而三星正在通过 2.1D、2.5D、3D 以及玻璃基板等多条技术路线建立自己的替代方案。

如果 2.1D 技术能够在实际产品中实现足够高的互连密度和带宽，同时降低对昂贵硅中介层的依赖，那么它有望成为未来 AI 加速器、数据中心处理器以及其他高性能芯片的一种重要封装选择。三星与高通此次合作，也可能成为双方进一步进入 AI 基础设施市场的重要技术基础。