功率密度攀升与芯粒复杂度提升，迫使热分析在设计流程中进一步前置。

核心要点▼

热效应正在成为架构层面约束，需要在功耗、性能、可靠性、布局规划、封装与散热之间做权衡取舍。

芯粒与先进封装加大了热分析难度：热点、串扰、材料特性、散热条件，必须站在整个封装与系统维度评估，而不能仅看单颗裸片。

行业需要具备更强可扩展性的多物理场建模、降阶模型、数字孪生以及紧耦合物理求解器，以此精准预测热行为。

圆桌专家访谈：《Semiconductor Engineering》邀请新思科技产品管理总监 Lang Lin、Silvaco 业务拓展副总裁 Jack Berg、Vinci 半导体与电子业务负责人 Satish Radhakrishnan、是德科技新市场管理总监 Chris Mueth、西门子（Mentor）产品管理高级总监 John Ferguson，围绕芯片与系统设计中的热管理及热相关权衡展开闭门座谈。以下为访谈节选，访谈举办于近期设计自动化大会（DAC）。

SE（本刊）： 要避免服务器机柜过热，数据中心层面要做哪些重大权衡？

Berg： 权衡分布在芯片层面（尤其是动态工况下）、封装层面以及整个系统层面。精准的热仿真至关重要。做多裸片封装时需要对热效应做抽象简化，但抽象不能过度，否则静态、动态热仿真的精度会丢失。

Lin： 面向热的设计需要权衡多项多物理场因素，包括功耗预算、布局规划、布线资源、时序预算，以上每一项都会影响信号完整性与翘曲变形，而温度会对所有这些要素产生作用。温度会改变电路延迟、时序与功耗，因此必须把热因素放在设计优化的优先位置。随之而来的问题是：热优化会不会影响其他指标？芯片流片是否可以同时满足各类物理效应带来的约束？工程师必须完成这些权衡，选出最优方案。

Mueth： 多物理场分析的三大核心维度是性能、力学与热，传统设计会在三者之间取舍，同时还必须纳入可靠性指标。面向高可靠性应用，布局规划阶段就要权衡封装尺寸、性能、可靠性，完成三者的优化。

Radhakrishnan： 热问题已经上升到架构设计讨论范畴。过去大家更多关注晶体管集成密度；而现在做架构就要把热纳入考量：封装方案如何选择？热量如何导出？单芯片可以承受多大热流密度？这已经成为首要关注点。并且问题不止局限于晶体管：垂直集成方案能承受多大热量？可以采用哪类散热手段？

Ferguson： 我们几位专家观点大体一致，分歧主要在实现路径，涉及工具性能、芯片性能以及可靠性。我们现在的研究视野从芯片延伸到封装、电路板，一直拓展到数据中心与更大规模系统。底层物理问题相似，但系统规模越大挑战也越大。这类大型系统功耗更高、产热更大，仅靠芯片端的热管控已经不够，必须在更高层级解决散热。当然芯片层面依旧极其关键，毕竟热量根源产生于芯片内部。

SE： 性能需求永无止境，这正是热问题的根源。与此同时，单纯工艺缩放带来的收益持续衰减，行业把更多算力塞进多裸片集成系统，这又催生了新的热难题。我们该从哪里着手解决？

Radhakrishnan： 封装领域正在出现热界面材料 TIM1、TIM2 等材料创新，行业一直在尝试突破现有技术瓶颈。其次是散热方案本身，冷板散热、浸没式冷却，还有芯片直冷技术 —— 不再冷却散热盖板，直接对芯片本体散热。浸没冷却与两相冷却是今明两年行业会陆续落地的新型架构。

SE： 这些散热方案只针对单颗芯片吗？

Radhakrishnan： 面向整个封装体。既需要液冷，也要解决热量向外导出的通路。

Lin： 温度仿真还需要更高的精度与保真度。散热解决的是热量迁移，但首先要定位热源，这就要求热仿真下探到器件层级。过去行业只做 PVT 工艺‑电压‑温度角仿真，选取高、中、低三档温度条件即可开展后续工作。而现在工程师希望定位具体晶体管的温度，需要明确热点所在区域与对应温度数值。工具需要精准预判热点位置，支撑设计修改。电压域分析已经做到这一步：IR 压降分析已经成熟，能够获取单栅极压降；但目前还做不到单栅极级热分析。

Berg： 热点位置会随软件运行状态发生变化，热问题并非单纯硬件问题。一颗封装内可能集成 20 ‑ 25 颗不同芯粒。掌握封装内部热状态至关重要，热会成为约束条件，仿真必须保证足够精度，以此保障可靠性。热分析不到位，最先出现的失效往往是电迁移；材料内部产生不同物相，进而引发可靠性故障。

Mueth： 归根结底还是多物理场。大家通常认为多物理场只包含热、功耗、应力，但实际范畴更广，各类噪声与其他效应都会互相耦合。必须充分认知全部耦合效应，整合分析，尽早拿到高精度仿真结果。智能体 MCP（模型上下文协议）方案正应运而生，但该技术同样存在短板。AI 并非完美，会和人类一样犯错；但 AI 做出决策之后，人类很难回溯定位错误根源。

SE： 系统编排也是解决方案的一部分，对吗？我们有蒸汽腔盖板、液冷、直冷散热，但也取决于数据处理的位置：计算任务集中在一处，还是分散在多颗芯粒之上？

Mueth： 从设计视角看，不可能由一个团队完成全部设计。芯片设计者需要芯片级详细参数；负责封装及以上层级的团队，不一定需要同等精度。工具需要面向不同任务，输出对应层级的细节信息。

Lin： 对完整系统做全域高精度温度仿真，计算开销巨大。行业出现一种趋势：针对特定模块或者芯粒构建基础模型，对结构热行为做降阶表征。仿真时调用基础模型降低算力开销，也可以做预计算；再针对关键误差区域开展高精度仿真。也就是把快速低精度模型与高精度基础模型结合使用。

Radhakrishnan： ASIC 芯片功耗持续走高，HBM 也逐步走向定制化。行业尝试把一部分功耗负载从 ASIC 转移到定制 HBM；但 ASIC、HBM 温度同步抬升，必须评估各类串扰效应。芯粒时代，工程师按照功耗拆分功能模块，同时研究共封装光学模块，缩短网络传输距离。需要评估各类串扰、各模块产热情况，既要评估单模块性能，也要评估整机系统综合表现。

Mueth： 可以采用叠加原理、降阶建模等手段实现仿真规模扩展。但问题要在架构阶段就介入处理，完成布局规划、设计之后，再在后期做验证，要能有充分把握，避免反复流片改版。

Berg： 从芯片向上逐层开展分析，需要力学、热学、电学多套物理求解器协同。求解器之间必须相互匹配，输出统一自洽的结果。这件事难度很高，MCP 模型上下文协议是必要条件，但并非充分条件。要让架构师完成合理方案权衡，需要数字孪生或者代理模型。芯片层面的代理模型还不够，封装层级同样需要，本质上就是基于封装方案搭建数字孪生；所有这些都依赖物理求解器之间结果自洽。不同求解器对应互相耦合的偏微分方程组，实现统一协同本身就十分棘手。因此在芯片、封装乃至系统层级做抽象，构建数字孪生 / 代理模型，意义重大。TIM1、TIM2 热界面材料选型、系统级散热方案，都可以依托这套模型做权衡，实现全栈视角评估。

Mueth： 当前存在三类物理求解器。第一类是非耦合求解器，将一类物理场结果单向输入另一物理场；第二类是松耦合迭代求解器，迭代计算，考虑不同物理场之间的互相影响；第三类是直接紧耦合求解器，可以同时仿真应力与热效应。现在已经有商用紧耦合求解器，面向芯粒封装、热压键合等制造场景，这类问题就必须使用直接紧耦合求解器。