快科技 11 月 2 日消息，随着 AI 芯片对先进封装的需求持续攀升，台积电 CoWoS 的供应限制正促使部分芯片设计厂商将目光转向英特尔的 EMIB-T 先进封装技术。

虽然台积电 CoWoS 与英特尔 EMIB 同属 2.5D 先进封装范畴，但两者互连架构截然不同。CoWoS 依赖大面积硅中介层（Interposer）承载多颗运算芯片与 HBM，提供高密度互连。

EMIB 则在有机封装载板内嵌入小型硅桥，仅在需要高速互连的局部区域实现芯片间连接，无需整片硅中介层。EMIB-T 在此基础上引入硅通孔（TSV），使电流可直接穿过硅桥垂直供电，缩短供电路径。

英特尔在 ECTC 2026 上披露的 EMIB-T 关键指标包括：第一层互连凸点间距缩小至 25 μ m，封装尺寸扩展至 120 x 120mm，单封装集成超过 9 倍光罩面积的计算与存储芯片，HBM4e 传输速率超过 12Gb/s，UCIe 接口达 64Gb/s。

英特尔在 IEEE 论文中进一步指出，EMIB 技术自 2017 年量产以来已在面板级（510mm × 515mm）生产，理论上可支持 240mm × 240mm 封装尺寸，等效硅面积超过 40 个光罩。

台积电先进封装技术暨服务副总经理何军此前在 OCP APAC 峰会上透露，5.5 倍光罩尺寸 CoWoS 已实现量产，硅中介层加工及键合良率在多家 AI 客户产品上稳定在 98% 以上。

台积电规划 2028 年量产 14 倍光罩版本，2029 年前落地大于 14 倍光罩方案，可容纳 10 颗以上计算芯粒与 20 组以上 HBM 堆叠。

然而，良率突破并未消除交付瓶颈。何军指出，受制于 HBM 与 ABF 载板供应紧缺，整体交付依然存在缺口。这一判断与 Prismark 演讲中关于供应链约束影响市场动态的主题相呼应。

从技术特性看，EMIB-T 与 CoWoS 的适用场景存在差异。CoWoS 的大面积硅中介层适合需要极高互连密度与带宽的旗舰 AI 加速器；EMIB-T 的局部硅桥架构在成本与封装尺寸灵活性上具有优势，但互连密度受限于桥接区域。

英特尔在 ECTC 2026 上展示的 EMIB-T 能力已覆盖 HBM4e 集成，表明其正从 " 成本替代 " 向 " 性能竞争者 " 演进。

值得注意的是，台积电自身也在推进 CoWoS-L 等新架构，以应对大封装尺寸下的翘曲与良率挑战。先进封装的竞争格局并非简单的路线替代，而更可能形成按芯片类型与性能需求分层的市场结构。

无论是 CoWoS 还是 EMIB-T 路线，AI 芯片的封装交付最终都受制于载板、HBM 等上游环节的产能节奏。封装技术路线的竞争，实质上是在争夺有限供应链资源下的最优配置方案。

【本文结束】如需转载请务必注明出处：快科技

责任编辑：鹿角